BUCK电路的控制电路和电源管理芯片制造技术

本申请提供了一种BUCK电路的控制电路和电源管理芯片，控制电路包括迟滞比较器、逻辑模块和触发器，迟滞比较器的第一输入端接收电感电流对应的采样电压，第二输入端接收参考电压，根据采样、参考电压和预设回差输出比较信号。逻辑模块的第一输入端连接迟滞比较器的输出端，第二输入端接入关断信号，第三输入端接入延时信号。触发器的第一输入端连接逻辑模块的第一输出端，第二输入端连接逻辑模块的第二输出端，第一输出端与上管连接，第二输出端与下管连接。逻辑模块在关断、延时信号为高电平比较信号为低电平时，通过触发器控制上管关断，下管导通。该BUCK电路的控制电路能够增大上管的导通时间，从而降低开关频率，进而减小输入、输出电压的电压差。输出电压的电压差。输出电压的电压差。

【技术实现步骤摘要】
BUCK电路的控制电路和电源管理芯片


[0001]本申请涉及开关电路领域，并且更具体地，涉及一种BUCK电路的控制电路和电源管理芯片。

技术介绍

[0002]BUCK电路的输出电压小于或等于输入电压，即BUCK电路作为降压式变换器广泛应用在各种电路中。
[0003]BUCK电路通常由开关管、电感、电容以及电阻组成，其中，开关管的导通通常与输入电压、输出电压以及开关频率有关。开关管包括上管和下管，由于下管存在最小导通时间，使得开关频率越高，占空比越小，即输入电压和输出电压之间的电压差越大，从而导致无法适用于低压差的应用场景，例如，输出电压设定值接近于输入电压的场景中。

技术实现思路

[0004]为解决上述问题，本申请提供了一种BUCK电路的控制电路和电源管理芯片，能够增大BUCK电路中上管的导通时间，从而降低开关频率，进而减小输入、输出电压的电压差。
[0005]第一方面，本申请提供一种BUCK电路的控制电路，BUCK电路包括电感、上管和下管，控制电路包括：迟滞比较器、逻辑模块和触发器，迟滞比较器的第一输入端接收电感电流对应的采样电压，第二输入端接收参考电压，用于根据采样电压、参考电压和预设回差，输出比较信号。逻辑模块的第一输入端连接迟滞比较器的输出端，第二输入端接入关断信号，第三输入端接入延时信号，关断信号为控制上管关断的信号，延时信号的延时时间为下管的最小导通时间。触发器的第一输入端连接逻辑模块的第一输出端，第二输入端连接逻辑模块的第二输出端，第一输出端与上管连接，第二输出端与下管连接。逻辑模块用于在关断信号和延时信号为高电平，比较信号为低电平的情况下，通过触发器控制上管关断，下管导通。
[0006]基于本申请实施例提供的BUCK电路的控制电路，上管的导通时间不再是只由原开关频率、输出电压和输入电压决定的，而是与关断信号、延时信号以及比较信号等因素有关，当采样电压大于参考电压与预设回差之和时，比较信号为低电平信号。这样，在输出电压设定值接近于输入电压的场景中，初始时上管导通，下管关断，则采样电压逐渐上升，且上升缓慢，在延时信号为高电平，且采样电压小于参考电压与预设回差之和之前，上管持续导通，延长了上管的导通时间，降低了开关频率，直到采样电压大于参考电压与预设回差之和的情况下，比较信号跳变为低电平信号，通过触发器控制上管关断，下管导通。因此，该BUCK电路的控制电路，通过增大BUCK电路中上管的导通时间，从而降低了开关频率，进而减小输入电压和输出电压之间的电压差，使得输出电压能够达到预先设置的输出电压设定值，保证了BUCK电路的正常使用。
[0007]在一种可能的设计方式中，逻辑模块，还用于在延时信号为高电平，比较信号为高电平的情况下，通过触发器控制上管导通，下管关断。
[0008]在一种可能的设计方式中，逻辑模块包括：非门、第一与门和第二与门，非门的输入端接收比较信号。第一与门的第一输入端接入延时信号，第一与门的第二输入端连接迟滞比较器的输出端，第一与门的输出端连接触发器的第一输入端。第二与门的第一输入端连接非门的输出端，第二与门的第二输入端接入关断信号，第二与门的输出端连接触发器的第二输入端。
[0009]在一种可能的设计方式中，控制电路还包括第三与门和最大导通模块，第三与门的第一输入端与迟滞比较器的输出端连接，第三与门的第二输入端与最大导通模块的输出端连接，第三与门的输出端与第一与门的第二输入端以及非门的输入端连接。最大导通模块用于在上管导通至最大导通时间时，输出低电平，在上管关断或导通时间小于最大导通时间时，输出高电平。
[0010]基于上述可选方式，当上管的导通时间过长时，开关频率可能落入人耳能听到的音频范围内从而出现噪声，从而影响使用者的使用效果。为此，本申请在控制电路中增设了一个最大导通模块，以对上管的最大导通时间进行限制，当上管的导通时间达到最大导通模块中所预设的最大导通时间时，最大导通时间输出低电平信号，通过触发器控制上管关断，下管导通。通过限制上管的最大导通时间，从而避免开关频率落入人耳能听到的音频范围内的问题，保证了使用可靠性。
[0011]在一种可能的设计方式中，最大导通模块包括电压源、电流源、第一电容、第一开关和第一比较器。电压源的负极接地，电压源的正极与第一比较器的同相输入端连接，电流源的负极接地，电流源的正极分别与第一比较器的反相输入端、第一电容的一端以及第一开关的一端连接，第一电容的另一端以及第一开关的另一端分别接地，第一开关的控制极与触发器的第二输出端连接。
[0012]在一种可能的设计方式中，BUCK电路的控制电路还包括放大模块，所述放大模块包括第一电阻、第二电阻和放大器。第一电阻的一端用于输入BUCK电路的输出电压，第一电阻的另一端分别与第二电阻的一端以及放大器的同相输入端连接，第二电阻的另一端接地，放大器的反相输入端用于接入基准电压，放大器的输出端与迟滞比较器的第二输入端连接，放大器用于输出参考电压。
[0013]在一种可能的设计方式中，BUCK电路的控制电路还包括关断模块，所述关断模块包括第一衰减器、第二衰减器、第二开关、第二电容和第二比较器。第一衰减器的一端用于接入BUCK电路的输出电压，第一衰减器的另一端与第二比较器的反向输入端连接，第二衰减器的一端用于接入BUCK电路的输入电压，第二衰减器的另一端分别与第二开关的一端以及第二电容的一端连接，第二电容的一端还与第二比较器的同向输入端连接，第二开关的另一端以及第二电容的另一端分别接地，第二开关的控制极与触发器的第二输出端连接，第二比较器用于输出关断信号。
[0014]在一种可能的设计方式中，BUCK电路的控制电路还包括电流采样模块，电流采样模块的一端与电感的一端连接，电流采样模块的另一端与迟滞比较器的第一输入端连接，电流采样模块用于输出电感所在回路的采样电压给迟滞比较器。
[0015]在一种可能的设计方式中，BUCK电路的控制电路还包括延时模块，延时模块的输入端与触发器的第二输出端连接，延时模块的输出端与逻辑模块的第三输入端连接，延时模块用于限定下管的最小导通时间。
[0016]第二方面，本申请提供一种电源管理芯片，包括第一方面任一可选方式所述的BUCK电路的控制电路及BUCK电路。
附图说明
[0017]图1是现有技术中BUCK电路的控制电路模块的结构示意图；图2是本申请实施例提供的BUCK电路的控制电路的结构示意图一；图3是本申请实施例提供的BUCK电路的控制电路中逻辑模块示例性的结构示意图；图4是本申请实施例提供的BUCK电路的控制电路中放大模块示例性的结构示意图；图5是本申请实施例提供的BUCK电路的控制电路中关断模块示例性的结构示意图；图6是本申请实施例提供的BUCK电路的信号统计图一；图7是本申请实施例提供的BUCK电路的控制电路中最大导通模块示例性的结构示意图一；图8是本现有技术中BUCK电路的信号统计图；图9是本申请实施例提供的BUCK电路的信号统计图二；图10是本申请实施例提供的BUCK电路的控制电路中最本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种BUCK电路的控制电路，所述BUCK电路包括电感、上管和下管，其特征在于，包括：迟滞比较器，所述迟滞比较器的第一输入端接收电感电流对应的采样电压，第二输入端接收参考电压，用于根据所述采样电压、所述参考电压和预设回差，输出比较信号；逻辑模块，所述逻辑模块的第一输入端连接所述迟滞比较器的输出端，第二输入端接入关断信号，第三输入端接入延时信号，所述关断信号为控制所述上管关断的信号，所述延时信号的延时时间为所述下管的最小导通时间；触发器，所述触发器的第一输入端连接所述逻辑模块的第一输出端，第二输入端连接所述逻辑模块的第二输出端，第一输出端与所述上管连接，第二输出端与所述下管连接；所述逻辑模块，用于在所述关断信号和所述延时信号为高电平，所述比较信号为低电平的情况下，通过所述触发器控制上管关断，下管导通。2.根据权利要求1所述的BUCK电路的控制电路，其特征在于，所述逻辑模块，还用于在所述延时信号为高电平，所述比较信号为高电平的情况下，通过所述触发器控制上管导通，下管关断。3.根据权利要求1或2所述的BUCK电路的控制电路，其特征在于，所述逻辑模块包括：非门，所述非门的输入端接收所述比较信号；第一与门，所述第一与门的第一输入端接入延时信号，所述第一与门的第二输入端连接所述迟滞比较器的输出端，所述第一与门的输出端连接所述触发器的第一输入端；第二与门，所述第二与门的第一输入端连接所述非门的输出端，所述第二与门的第二输入端接入关断信号，所述第二与门的输出端连接所述触发器的第二输入端。4.根据权利要求3所述的BUCK电路的控制电路，其特征在于，所述控制电路还包括第三与门和最大导通模块，所述第三与门的第一输入端与所述迟滞比较器的输出端连接，所述第三与门的第二输入端与所述最大导通模块的输出端连接，所述第三与门的输出端与所述第一与门的第二输入端以及所述非门的输入端连接；所述最大导通模块，用于在所述上管导通至最大导通时间时，输出低电平，在所述上管关断或导通时间小于所述最大导通时间时，输出高电平。5.根据权利要求4所述的BUCK电路的控制电路，其特征在于，所述最大导通模块包括电压源、电流源、第一电容、第一开关和第一比较器；所述电压源的负极接地，所述电压源的正极与所述第一比较器的同相输入端连接，所述电流源的负极接...

【专利技术属性】
技术研发人员：高宪校，方兵洲，郑清良，
申请(专利权)人：厦门英麦科芯集成科技有限公司，
类型：发明
国别省市：