通过放大时间差校准相位内插器制造技术

描述了涉及通过放大定时差来校准相位内插器的系统和方法。示例系统包括校准级，被配置为输出用于相位内插器的校准码。该系统还包括控制逻辑，被配置为：(1)响应于由相位内插器基于校准码输出的信号，对第一预充电的容性负载至少部分地放电，以及(2)响应于与相位内插相关联的参考信号，对第二预充电的容性负载至少部分地放电。该系统还包括反馈路径，被配置为向校准级提供反馈以允许校准码的修改，其中反馈取决于由第一预充电的容性负载提供的第一电压和由第二预充电的容性负载提供的第二电压。电压。电压。

【技术实现步骤摘要】
【国外来华专利技术】通过放大时间差校准相位内插器

技术介绍

[0001]在许多应用中，相位对准、数据对准或分数分频需要非常精细的时钟相位。虽然锁相环(PLL)可以用于生成不同的时钟相位，但通过内插两个输入参考时钟来生成更精细的时钟相位，两个输入参考时钟之间具有相对较大但准确的相位差。然而，由于器件/布局不匹配或非理想电流源，相位内插器通常遭受非线性。非线性导致非均匀的精细相位。这反过来又显著降低了时钟性能或误码率(BER)。
[0002]因此，需要改善相位内插电路和方法。

技术实现思路

[0003]在一个示例中，本公开涉及一种系统，该系统包括校准级，被配置为输出用于相位内插器的校准码。该系统还可以包括控制逻辑，被配置为：(1)至少响应于由相位内插器基于校准码输出的信号，对第一预充电的容性负载至少部分地放电，以及(2)至少响应于与相位内插器相关联的参考信号，对第二预充电的容性负载至少部分地放电。该系统还可以包括反馈路径，被配置为向校准级提供反馈以允许校准码的修改，其中反馈取决于在第一预充电的容性负载的至少部分地放电之后由第一预充电的容性负载提供的第一电压和在第二预充电的容性负载的至少部分地放电之后由第二预充容性负载提供的第二电压。
[0004]在另一示例中，本公开涉及用于校准相位内插器的方法。该方法可以包括至少响应于由相位内插器输出的信号，对第一预充电的容性负载至少部分地放电。该方法还可以包括至少响应于与相位内插器相关联的参考信号，对第二预充电的容性负载至少部分地放电。该方法还可以包括向与相位内插器相关联的校准级提供反馈以修改由相位内插器输出的信号，其中反馈取决于在第一预充电的容性负载的至少部分放电之后由第一预充电的容性负载提供的第一电压和在第二预充电的容性负载的至少部分地放电之后由第二预充容性负载提供的第二电压。
[0005]在又一示例中，本公开涉及一种系统，该系统包括校准级，被配置为输出用于相位内插器的数字校准码。该系统还可以包括控制逻辑，被配置为：(1)至少响应于由相位内插器基于数字校准码输出的信号，对第一预充电的容性阵列至少部分地放电，以及(2)至少响应于与相位内插器相关联的参考信号，对第二预充电的容性负载至少部分地放电，其中第一预充电的容性负载与第二预充电的容性负载基本相等，其中在由相位内插器输出的内插相位中的一个内插相位的校准期间，第二预充电的容性负载仅被放电一次，并且第一预充电的容性负载被放电K次，其中K是大于一的正整数。该系统还可以包括反馈路径，被配置为向校准级提供反馈以允许数字校准码的修改，其中反馈取决于在第一预充电的容性负载的至少部分地放电之后由第一预充电的容性负载提供的第一电压和在第二预充电的容性负载的至少部分地放电之后由第二预充电的容性负载提供的第二电压。
[0006]提供本概述是为了以简化形式介绍概念的选择，这些概念将在下面的详细描述中进一步描述。本概要不旨在标识所要求保护的技术方案的关键特征或基本特征，也不旨在用于限制所要求保护的技术方案的范围。
附图说明
[0007]本公开以示例的方式示出，并且不受附图的限制，其中相同的附图标记指示类似的元素。附图中的元素是为了简单明了而示出的，不一定按比例绘制。
[0008]图1是根据一个示例的相位内插器的电路图；
[0009]图2是根据一个示例的包括具有时钟相位校准的相位内插器的系统的框图；
[0010]图3示出了根据一个示例的与图2的系统的容性负载级相关联的电压波形；
[0011]图4是根据一个示例的与图2的系统相关联的控制逻辑的电路图；
[0012]图5是示出根据一个示例的与图2的系统相关联的信号的时序图；
[0013]图6是示出根据另一示例的与图2的系统相关联的信号的时序图；
[0014]图7是根据另一示例的包括具有时钟相位校准的相位内插器的系统的框图；
[0015]图8示出了根据一个示例的与图7的系统的容性负载级相关联的电压波形；
[0016]图9示出了根据一个示例的方法的流程图；
[0017]图10示出了根据一个示例的指示与相位内插器相关联的积分非线性的改善的曲线图；以及
[0018]图11示出了根据一个示例的指示与相位内插器相关联的微分非线性的改善的曲线图。
具体实施方式
[0019]本公开中描述的示例涉及用于通过放大定时差来校准相位内插器的系统和方法。在许多时钟生成相关电路中需要精细的时间/相位间隔。作为示例，可能需要精细的时间/相位间隔作为时间
‑
数字转换器(TDC)和数字
‑
时间转换器(DTC)的一部分。可以使用相位插值来生成精细的相位间隔。相位内插器可以用于作为独立电路或作为锁相环(PLL)的一部分或延迟锁相环(DLL)的一部分来生成精确的时钟相位。相位内插器也可以被用作时钟和数据恢复(CDR)电路的一部分。
[0020]图1是根据一个示例的相位内插器100的电路图。相位内插器100可以具有两个输入时钟信号(例如，clk_0和clk_Φ)。相位内插器的控制输入可以指定内插相位混合要求。相位混合要求可以是内插因子，内插因子是如下的数字(例如，n)，其可以从0到N变化，使得当n＝0时，则输入时钟信号(clk_Φ)中的一个输入时钟信号可以由相位内插器输出；备选地，当n＝N时，则另一输入时钟信号(clk_0)可以由相位内插器输出。输出相位(θ)通常可以由等式表示。尽管图1将相位内插器100示出为包括以特定方式布置的特定数目的组件，但是相位内插器100可以包括不同布置的更少或更多的组件。
[0021]相位内插器可能遭受非线性。作为示例，相位内插器可能同时遭受积分非线性和微分非线性。非线性可以反映针对各种相位选择码的期望理想值和测量输出值之间的偏差的度量。这种非线性可能是由于在半导体芯片的制造期间发生的器件/布局不匹配而引起的。非线性的影响可能在噪声、寄生音调和相位精度方面表现不佳。
[0022]本公开的某些示例使用基于时间放大器(TA)的时钟相位校准电路和方法来改善相位内插准确度。时间放大可以包括使用恒定电流来充电/放电包括第一电容器(C1)和第二电容器(C2)的容性负载级，其中两个电容器的电容的比值(电容器C1的电容/电容器C2的
电容)是k(正数)。假设对第一电容器(C1)充电时间t
n
＝t
ref
/k，并对第二电容器(C2)充电时间t
ref
(从参考时钟得出的时间间隔)，则因为充电时间/放电时间与电容的比值成反比，如表1中的等式所示，两个电容器的输出电压应相等。表1
[0023]通过比较两个电压，可以确定时间间隔t
n
是否等于标称时间间隔t
ref
＝t
n
/k。
[0024]备选地，在另一示例中，使用具有几乎精确相同的固定电容的两个电容器。数字逻辑控制可以用于允许时间间隔(t
n
)对电容器中的一个电容器(C1)进行k次充电/放电，而参考时间间本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种系统，包括：校准级，被配置为输出用于相位内插器的校准码；控制逻辑，被配置为：(1)至少响应于由所述相位内插器基于所述校准码输出的信号，对第一预充电的容性负载至少部分地放电，以及(2)至少响应于与所述相位内插器相关联的参考信号，对第二预充电的容性负载至少部分地放电；以及反馈路径，被配置为向所述校准级提供反馈以允许所述校准码的修改，其中所述反馈取决于在所述第一预充电的容性负载的至少部分地放电之后由所述第一预充电的容性负载提供的第一电压和在所述第二预充电的容性负载的至少部分地放电之后由所述第二预充电的容性负载提供的第二电压。2.根据权利要求1所述的系统，其中所述第一预充电的容性负载与所述第二预充电的容性负载基本相等，其中在由所述相位内插器输出的内插相位中的一个内插相位的校准期间，所述第二预充电的容性负载仅被放电一次，并且所述第一预充电的容性负载被放电K次，并且其中K是大于一的正整数。3.根据权利要求1所述的系统，其中所述第二预充电的容性负载是所述第一预充电的容性负载的K倍，并且其中K是大于一的正数，并且其中在由所述相位内插器输出的内插相位中的一个内插相位的校准期间，所述第一预充电的容性负载和所述第二预充电的容性负载中的每个预充电的容性负载被放电一次或多次。4.根据权利要求1所述的系统，还包括：比较器，被耦合以接收所述第一电压的第一反相器，以及被耦合以接收所述第二电压的第二反相器，并且其中所述反馈是通过使用所述比较器将由所述第一反相器输出的至少一个脉冲的至少一个上升沿与由所述第二反相器输出的至少一个脉冲的至少一个上升沿相比较而确定的。5.根据权利要求1所述的系统，还包括电压比较器，其中所述反馈是通过使用所述电压比较器将所述第一电压的幅度与所述第二电压的幅度相比较而确定的。6.根据权利要求1所述的系统，其中所述参考信号基于与所述系统相关联的参考时钟源。7.根据权利要求1所述的系统，其中所述第一预充电的容性负载包括第一容性阵列，其中所述第二预充电的容性负载包括第二容性阵列，并且其中所述第一预充电的容性负载和所述第二预充电的容性负载中的每个预充电的容性负载以恒定电流被放电。8.一种用于校准相位内插器的方法，所述方法包括：至少响应于由所述相位内插器输出的信号，对第一预充电的容性负载至少部分地放电；至少响应于与所述相位内插器相关联的参考信号，对第二预充电的容性负载至少部分地放电；以及向与所述相位内插器相关联的校准级提供反馈以修改由所述相位内插器输出的信号，其中所述反馈取决于在所述第一预充电的容性负载的至少部分地放电之后由所述第一预充电的容性负载提...

【专利技术属性】
技术研发人员：陆平，陈岷涵，
申请(专利权)人：微软技术许可有限责任公司，
类型：发明
国别省市：