集成芯片及其形成方法技术

在一些实施例中，本申请提供集成芯片(IC)。IC包括设置在衬底之上的金属

【技术实现步骤摘要】
集成芯片及其形成方法


[0001]本专利技术的实施例涉及集成芯片及其形成方法。

技术介绍

[0002]集成电路(integrated circuit，IC)形成在包含数百万或数十亿个晶体管元件的半导体裸片上。晶体管元件被配置为用作开关和/或产生功率增益以启用逻辑功能。IC还包括用于控制增益、时间常数和其他IC特性的无源元件。一种无源元件是金属
‑
绝缘体
‑
金属(MIM)电容器。

技术实现思路

[0003]本专利技术实施例提供一种集成芯片，其包括金属
‑
绝缘体
‑
金属组件，且包括：多个导电板设置在衬底之上，并由多个电容器绝缘结构彼此隔开；第一导电插塞结构具有接触所述多个导电板中的第一导电板和第三导电板的多个下部表面；第一多个绝缘段沿着所述第一导电插塞结构的多个侧壁布置并且横向地将所述第一导电插塞结构的所述多个侧壁与所述多个导电板中的第二导电板和第四导电板隔开；第二导电插塞结构具有接触所述多个导电板中的所述第二导电板和所述第四导电板的多个下部表面；以及第二多个绝缘段沿所述第二导电插塞结构的多个侧壁布置，并将所述第二导电插塞结构的所述多个侧壁与所述第三导电板横向隔开。
[0004]本专利技术实施例提供一种集成芯片，其包括金属
‑
绝缘体
‑
金属组件，且包括：多个导电板彼此间隔；多个电容器绝缘结构，设置在所述多个导电板中的相邻导电板之间并且电隔离所述相邻导电板；第一导电插塞结构电耦合到所述多个导电板中的第一导电板和第三导电板，其中耦合到所述第一导电板的所述第一导电插塞结构的第一表面被耦合到所述第三导电板的所述第一导电插塞结构的第二表面横向包围；以及第二导电插塞结构电耦合到所述多个导电板中的第二导电板和第四导电板，其中耦合到所述第二导电板的所述第二导电插塞结构的第一表面被耦合到所述第四导电板的所述第二导电插塞结构的第二表面横向包围。
[0005]本专利技术实施例提供一种形成集成芯片的方法，包括：在第一电极之上形成多个导电板和多个电容器绝缘结构；蚀刻所述多个导电板和所述多个电容器绝缘结构中的一个或多个以在所述多个导电板和所述多个电容器绝缘结构中开出第一阶梯状插塞孔和第二阶梯状插塞孔；在所述多个导电板中的由所述第一阶梯状插塞孔和所述第二阶梯状插塞孔暴露出的多个内侧壁之上形成多个绝缘段；横跨所述第一阶梯状插塞孔和所述第二阶梯状插塞孔形成导电层；以及去除部分所述导电层的一部分以在所述第一二阶梯状插塞孔和所述第二阶梯状插塞孔内形成第一导电插塞结构和第二导电插塞结构。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行
业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1A示出了具有金属
‑
绝缘体
‑
金属(metal
‑
insulator
‑
metal，MIM)元件的集成芯片(integrated chip，IC)的一些实施例的剖面图，其中金属
‑
绝缘体
‑
金属(MIM)元件具有多个导电板和选择性地耦合到多个导电板的多个导电插塞结构。
[0008]图1B示出了对应于图1A的MIM电容器的电路图的一些实施例。
[0009]图2图示了具有MIM元件的集成芯片的一些实施例的剖面图，其中MIM元件具有多个导电板和选择性地耦合到多个导电板的多个导电插塞结构。
[0010]图3示出了具有MIM元件的集成芯片的一些其他实施例的剖面图，其中MIM元件具有多个导电板和选择性地耦合到多个导电板的多个导电插塞结构。
[0011]图4示出了具有MIM元件的集成芯片的附加实施例的剖面图，其中MIM元件具有多个导电板和选择性地耦合到多个导电板的多个导电插塞结构。
[0012]图5
‑
15示出了用于形成具有金属
‑
绝缘体
‑
金属MIM元件的IC的方法的一些实施例的剖面图，其中金属
‑
绝缘体
‑
金属MIM元件使用导电插塞结构而具有改进的性能。
[0013]图16
‑
26示出了用于形成具有使用导电膜而具有改进的性能的金属
‑
绝缘体
‑
金属MIM元件的IC的方法的一些实施例的剖面图。
[0014]图27
‑
37示出了用于形成具有使用大于四个导电板而具有改进性能的金属
‑
绝缘体
‑
金属MIM元件的IC的方法的一些实施例的剖面图。
[0015]图38示出了形成具有MIM元件的集成芯片结构的方法的一些附加实施例的流程图格式的方法论，其中MIM元件具有多个导电板和选择性地耦合到多个导电板的多个导电插塞结构。
[0016][符号的说明][0017]100a、200、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600、2700、2800、2900、3000、3100、3200、3300、3400、3500、3600、3700：剖面图
[0018]100b：电路图
[0019]102a：第一导电板/导电板
[0020]102b：第二导电板/导电板
[0021]102c：第三导电板/导电板
[0022]102d：第四导电板/导电板
[0023]102e：第五导电板/导电板
[0024]104：金属
‑
绝缘体
‑
金属(MIM)元件
[0025]106：第一导电插塞结构/导电插塞结构
[0026]108：第二导电插塞结构/导电插塞结构
[0027]110：第一电极
[0028]112：第二电极
[0029]114a：第一电容器绝缘结构/电容器绝缘结构
[0030]114b：第二电容器绝缘结构/电容器绝缘结构
[0031]114c：第三电容器绝缘结构/电容器绝缘结构
[0032]114d：第四电容器绝缘结构/电容器绝缘结构
[0033]114e：第五电容器绝缘结构
[0034]116a：第一绝缘段/绝缘段
[0035]116b：第二绝缘段/绝缘段
[0036]116c：第三绝缘段/绝缘段
[0037]116d：第四绝缘段/绝缘段
[0038]117：绝缘阻挡物
[0039]310：图像传感元件
[0040]202：衬底
[0041]204：层间介电结构
[0042]205：ILD层
[0043]20本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括金属
‑
绝缘体
‑
金属元件，包括：多个导电板设置在衬底之上，并由多个电容器绝缘结构彼此隔开；第一导电插塞结构具有接触所述多个导电板中的第一导电板和第三导电板的多个下部表面；第一多个绝缘段沿着所述第一导电插塞结构的多个侧壁布置并且横向地将所述第一导电插塞结构的所述多个侧壁与所述多个导电板中的第二导电板和第四导电板隔开；第二导电插塞结构具有接触所述多个导电板中的所述第二导电板和所述第四导电板的多个下部表面；以及第二多个绝缘段沿所述第二导电插塞结构的多个侧壁布置，并将所述第二导电插塞结构的所述多个侧壁与所述第三导电板横向隔开。2.根据权利要求1所述的集成芯片，其中所述第一多个绝缘段包括设置在所述第一导电插塞结构的相对侧上的多个第一绝缘段和多个第二绝缘段，并且所述第二多个绝缘段包括设置在所述第二导电插塞结构的相对侧上的多个第三绝缘段。3.根据权利要求1所述的集成芯片，其中所述第一导电插塞结构在第一表面处电耦合到所述第一导电板并且在所述第一导电插塞结构的相对侧上的第二表面处电耦合到所述第三导电板，并且所述第二导电插塞结构在第三表面处电耦合到所述第二导电板并且在所述第二导电插塞结构的相对侧上的第四表面处电耦合到所述第四导电板。4.根据权利要求1所述的集成芯片，其中所述多个导电板的最上面的导电板具有从一个角度看的“T”形，并且所述多个导电板中的其他导电板都衬在所述最上面的导电板的多个下部表面上。5.根据权利要求1所述的集成芯片，其中，所述第一导电插塞结构具有在所述第一多个绝缘段及所述第二多个绝缘段的最上面的表面正上方延伸的最上面的下部表面。6.根据权利要求1所述的集成芯片，其中，所述第二导电插塞结构包括沿具有多个上部表面的所述第一多个绝缘段向上延伸的导电膜，并且内连线耦合到所述导电膜的最下面的上部表面。7.一种集成芯片，包括金属
‑
绝缘体
‑
金属元件，包括：多个导电板彼此间隔；多个电容器绝缘结构，设置在所述多个导电板中的相邻导电板之间并且电隔离所述相邻导电板；第一导电插塞结构电耦合到所述多个导电板中的第一导电板和第三导电板，其中耦合到所述第一导电板的所述第一导电插塞结构的第一表面被耦合到所述第三导电板的所述第一导电插塞结构的第二表面横向包围；以及第二导电插塞结构电耦合到所述多个导电板中的第二导电板和第四导电板，其中耦合到所述第二导电板的所述第二导电插塞结构的第一表面被耦合到所述第四导电板的所述第二导电插塞结构的第二表面横向包围。8.根据权利要求7所述的集成芯片，还包括多个绝缘段，将所述第一导电插塞结构与所述第二导电板和所述第四导电板以及所述第二导电插塞结构与所述第一导电板和所述第三导电板隔开并电绝缘。9.根据权利要求7所述的集成芯片，其中所述第一导电插塞结构接触所述第一导电板
和所述第三导电板的多个上部表面，并且其中所述第二导电插塞结构接触所述第二导电板和第四导电板的多个上部表面。10.根据权利要求7所述的集成芯片，其中所述第一导电插塞结构的最上面的下部表面位于所述多个...

【专利技术属性】
技术研发人员：周禄盛，曾宣翰，陈春元，曾晓晖，王俊智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：