具有电源毛刺检测功能的芯片制造技术

本发明专利技术提供了一种具有电源毛刺检测功能的芯片，其包括接收电源电压的电源端、反相器以及耦接该电源端的备用蓄电装置。反相器具有耦接该电源端的输入端。备用蓄电装置将该电源电压转换为备用电源。当电源端上出现电源毛刺时，反相器由备用电源供电，以及，电源毛刺被反映在反相器的输出端。映在反相器的输出端。映在反相器的输出端。

【技术实现步骤摘要】
具有电源毛刺检测功能的芯片


[0001]本专利技术实施例通常涉及检测技术，以及更具体地，涉及芯片上的电源毛刺检测(power
‑
glitch detection)。

技术介绍

[0002]黑客可能会采用电源毛刺攻击(power
‑
glitch attack)，这是一种复杂的攻击，旨在混淆电子设备中的芯片以泄露其秘密。通常，电源毛刺攻击是通过快速改变输入到芯片的电压(例如，在芯片电源引脚故意输入毛刺)，使得芯片运行受到影响而导致跳过某些指令或发生错误的操作，从而使芯片内隐藏的信息随着产生的错误而泄露出来。
[0003]如何检测这种恶意攻击是片上系统(system
‑
on
‑
chip，SoC)设计中的一个重要问题。

技术实现思路

[0004]以下
技术实现思路
仅是说明性的，而无意于以任何方式进行限制。即，提供以下概述来介绍本文描述的新颖和非显而易见的技术的概念，重点，益处和优点。选择的实施方式在下面的详细描述中进一步描述。因此，以下专利
技术实现思路
既不旨在标识本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有电源毛刺检测功能的芯片，其特征在于，包括：电源端，用于接收电源电压；第一反相器，具有耦接到该电源端的输入端；以及，备用蓄电装置，耦接至该电源端，用于将该电源电压转换为备用电源；其中，当该电源端上出现电源毛刺时，该第一反相器由该备用电源供电，以及，该电源毛刺被反映在该第一反相器的输出端。2.如权利要求1所述的具有电源毛刺检测功能的芯片，其特征在于：该备用蓄电装置包括串联的电阻和电容；以及，该电阻和该电容之间的连接端耦接至该第一反相器，以在出现电源毛刺时提供该备用电源为该第一反相器供电。3.如权利要求1所述的具有电源毛刺检测功能的芯片，其特征在于，该芯片还包括：锁存器，用于呈现指示电源毛刺的检测结果，其具有在该电源毛刺之前为低电平的正输出端和在该电源毛刺之前为高电平的负输出端；以及，开关，当该电源毛刺被反映在该第一反相器的输出端时被接通，以将该锁存器的该负输出端连接到该锁存器的该正输出端；其中，该锁存器还具有第一电容和第二电容，该第一电容在该电源毛刺过后将该正输出端耦接到该电源端以上拉该正输出端的电压电平，以及，该第二电容将该负输出端耦接到接地端。4.如权利要求1所述的具有电源毛刺检测功能的芯片，其特征在于，该芯片还包括锁存器，用于呈现指示电源毛刺的检测结果，以及，该锁存器包括：第一PMOS，其源极耦接该电源端；第一NMOS，该第一NMOS的漏极耦接该第一PMOS的漏极，该第一NMOS的栅极耦接该第一PMOS的栅极，该第一NMOS的源极耦接接地端，其中，该第一PMOS的漏极作为该锁存器的正输出端；第二PMOS，其源极耦接该电源端；以及，第二NMOS，该第二NMOS的漏极耦接该第二PMOS的漏极，该第二NMOS的栅极耦接该第二PMOS的栅极，该第二NMOS的源极耦接该接地端，其中，该第二PMOS的漏极作为该锁存器的负输出端；其中：该第一PMOS和该第一NMOS的栅极连接到该第二PMOS和该第二NMOS的漏极；该第二PMOS和该第二NMOS的栅极连接到该第一PMOS和该第一NMOS的漏极；以及，当该电源毛刺被反映在该第一反相器的输出端时，该锁存器的负输出端被连接到该锁存器的正输出端。5.如权利要求4所述的具有电源毛刺检测功能的芯片，其特征在于，该芯片还包括：开关，当该电源毛刺被反映在该第一反相器的输出端时被接通，以将该锁存器的该负输出端连接到该锁存器的该正输出端。6.如权利要求5所述的具有电源毛刺检测功能的芯片，其特征在于：该正输出端在该电源毛...

【专利技术属性】
技术研发人员：陈品文，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：