基于协处理器的运算方法、装置、存储介质及电子设备制造方法及图纸

本申请实施例公开了一种基于协处理器的运算方法、装置、存储介质及电子设备，属于计算机领域。本申请的中央处理器在执行运算配置时，在操作数寄存器中配置操作数的地址，相对于现有技术直接在操作数寄存器中配置操作数来说，中央处理器配置时写入寄存器的数据量较小，可以提高中央处理器的配置效率和减少运算时间。时间。时间。

【技术实现步骤摘要】
基于协处理器的运算方法、装置、存储介质及电子设备


[0001]本申请涉及计算机领域，尤其涉及一种基于协处理器的运算方法、装置、存储介质及电子设备。

技术介绍

[0002]协处理器是一种协助中央处理器(centralprocessingunit，简称CPU)完成其无法执行或执行效率、效果低下的处理工作而开发和应用的处理器。在相关技术中，利用协处理器执行运算任务的方法为：协处理器设置有操作数寄存器、结果寄存器、控制寄存器和状态寄存器，协处理器执行运算任务的过程包括：中央处理器配置操作数寄存器和配置控制寄存器，中央处理器等待状态寄存器完成标志，中央处理器在结果寄存器中读取结果，这种方案存在的问题是：中央处理器需要向协处理器的操作数寄存器中搬运操作数，如果操作数位宽比较大，则非常消耗中央处理器的资源，运算速度慢。中央处理器需要通过软件查询协处理器的状态寄存器确认运算任务完成，需要消耗代码空间和增加中央处理器的执行时间。

技术实现思路

[0003]本申请实施例提供了的基于协处理器的运算方法、装置、存储介质及电子设备，可以在使用协处理器运算本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于协处理器的运算方法，其特征在于，应用于中央处理器和协处理器，所述协处理器内置有第一寄存器组和第二寄存器组，所述第一寄存器组和所述第二寄存器组均包含第一操作数寄存器、第二操作数寄存器、控制寄存器和结果寄存器；其中，所述方法包括：所述中央处理器对所述第一寄存器组执行本次配置：在第一操作数寄存器中配置第一操作数的地址、在第二操作数寄存器中配置第二操作数的地址、在控制寄存器中配置运算方式，完成本次配置后向所述协处理器发送本次配置完成指示信号，以及对所述第二寄存器组进行下一次配置：在第一操作数寄存器中配置第一操作数的地址、在第二操作数寄存器中配置第二操作数的地址、在控制寄存器中配置运算方式，完成下一次配置后向所述协处理器发送下一次配置完成指示信号；所述协处理器接收所述本次配置完成指示信号后，在所述第一寄存器组的第一操作数寄存器中读取地址以及根据读取的地址获取第一操作数，在所述第一寄存器组的第二操作数寄存器中读取地址以及根据读取的地址获取第二操作数，在所述第一寄存器组的控制寄存器中读取运算方式；所述协处理器根据获取的第一操作数、获取的第二操作数和读取的运算方式执行本次运算，以及将本次运算结果写入到所述第一寄存器组的结果寄存器中，然后向所述中央处理器发送本次运算结束指示信号；所述中央处理器接收到所述本次运算结束指示信号后，在所述第一寄存器组的结果寄存器中读取本次运算结果；若所述协处理器在完成本次运算后接收到下一次配置完成指示信号，在所述第二寄存器组的第一操作数寄存器中读取地址以及根据读取的地址获取第一操作数，在所述第二寄存器组的第二操作数寄存器中读取地址以及根据读取的地址获取第二操作数，在所述第二寄存器组的控制寄存器中读取运算方式；所述协处理器根据获取的第一操作数、获取的第二操作数和读取的运算方式执行本次运算，以及将本次运算结果写入到所述第二寄存器组的结果寄存器中，然后向所述中央处理器发送下一次运算结束指示信号；所述中央处理器接收到所述下一次运算结束指示信号后，在所述第二寄存器组的结果寄存器中读取本次运算结果。2.根据权利要求1所述的方法，其特征在于，运算方式包括加法运算、减法运算、除法运算和乘法运算。3.根据权利要求1或2所述的方法，其特征在于，还包括：若所述协处理器未完成本次运算且下一次配置已完成，所述中央处理器控制为锁定状态。4.根据权利要求3所述的方法，其特征在于，所述中央处理器的位宽是8位，第一操作数和第二操作...

【专利技术属性】
技术研发人员：杨良才，
申请(专利权)人：珠海泰芯半导体有限公司，
类型：发明
国别省市：