用于产生掩模图案的方法技术

本文中描述一种用于产生用于图案化过程的掩模图案的方法。所述方法包括：获得(i)目标图案内的目标特征子集(例如，过近的特征)，所述目标特征子集具有低于阈值的物理特性值，和(ii)与所述目标图案相关联的初始掩模图案(例如，使用现有OPC过程)；以及基于掩模制造约束和所述图案化过程的性能指标，修改所述初始掩模图案的与所述目标特征子集相对应的一个或更多个特征以产生所述掩模图案，所述修改包括将曲率应用至所述初始掩模图案的所述一个或更多个特征的一部分。更多个特征的一部分。更多个特征的一部分。

【技术实现步骤摘要】
【国外来华专利技术】用于产生掩模图案的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年10月23日递交的美国申请63/104,667的优先权，并且所述美国申请的全部内容通过引用而被合并入本文中。


[0003]本文中的描述涉及光刻设备，并且更具体地，涉及从设计布局产生掩模图案的工具和方法，所述掩模图案用于使用所述光刻设备来图案化衬底。

技术介绍

[0004]光刻设备可以用于例如集成电路(IC)或其它器件的制造中。在这样的情况下，图案形成装置(例如，掩模)可以包括或提供与所述器件的单层相对应的图案(“设计布局”)，并且这种图案可以通过诸如经由图案形成装置上的图案辐照目标部分的方法被转印于已涂覆有辐射敏感材料(“抗蚀剂”)层的衬底(例如，硅晶片)上的目标部分(例如，包括一个或更多个管芯)上。通常，单个衬底包括多个相邻目标部分，图案由光刻设备连续地转印至所述多个相邻目标部分，一次一个目标部分。在这种类型的光刻设备中，整个图案形成装置上的图案在一次操作中被转印至一个目标部分上；这种设备通常被称为步进器。在通常被称为步进扫描设备的替代设备中，投影束在给定参考方向(“扫描”方向)上遍及图案形成装置进行扫描，同时平行或反向平行于这种参考方向而同步地移动衬底。将图案形成装置上的图案的不同部分逐步地转印至一个目标部分。由于通常，光刻设备将具有放大因子M(通常＜1)，因此衬底被移动的速度F将是投影束扫描图案形成装置的速度的因子M倍。
[0005]在将图案从图案形成装置转印至器件制造过程的衬底的器件制造工序之前，衬底可以经历器件制造过程的各种器件制造工序，诸如，上底漆、涂覆抗蚀剂和软焙烤。在曝光之后，衬底可以经受器件制造过程的其它器件制造工序，诸如曝光后焙烤(PEB)、显影，和硬焙烤。这种器件制造工序阵列是用作制造例如IC的器件的单层的基础。衬底可以接着经历器件制造过程的各种器件制造工序，诸如，蚀刻、离子注入(掺杂)、金属化、氧化、化学
‑
机械抛光等，所述工序都旨在精整器件的单层。如果在器件中需要若干层，则针对每个层来重复整个过程或其变型。最终，在衬底上的每个目标部分中将存在器件。如果存在多个器件，则接着通过诸如切块或锯切之类的技术将这些器件彼此分离，由此，可以将单独的器件安装在载体上、连接至引脚等。
[0006]因此，制造诸如半导体器件之类的器件通常涉及使用一定数目个制造过程来处理衬底(例如，半导体晶片)以形成所述器件的各种特征和多个层。通常使用例如沉积、光刻、蚀刻、化学
‑
机械抛光和离子注入来制造和处理这些层和特征。可以在衬底上的多个管芯上制造多个器件，并且接着将所述器件分离成单独的器件。这种器件制造过程可以被认为是图案化过程。图案化过程涉及图案化步骤，诸如使用光刻设备的光学或纳米压印光刻术，以在衬底上提供图案且通常但可选地涉及一个或更多个相关图案处理步骤，诸如通过显影设备的抗蚀剂显影、使用焙烤工具焙烤衬底、使用蚀刻设备来使用图案进行蚀刻等。另外，通
常在图案化过程中涉及一个或更多个量测过程。

技术实现思路

[0007]在实施例中，提供一种用于产生用于图案化过程的掩模图案的方法。所述方法包括：获得(i)目标图案内的目标特征子集，所述目标特征子集具有突破(例如，高于或低于)阈值的物理特性值，和(ii)与所述目标图案相关联的初始掩模图案。例如，所述目标图案可以是设计布局的一部分，并且所述目标特征子集可以是过近的(例如，两个特征的边缘之间的距离不符合设计规则检查)的设计布局特征。所述方法还包括基于掩模制造约束和所述图案化过程的性能指标(例如，EPE)，修改所述初始掩模图案(例如，经OPC的掩模图案)的与所述目标特征子集相对应的一个或更多个特征以产生所述掩模图案。所述修改包括将曲率应用至所述初始掩模图案的所述一个或更多个特征的一部分。例如，与所述目标特征子集相对应的掩模特征被圆化。
[0008]此外，在实施例中，提供一种计算机程序产品，所述计算机程序产品包括非暂时性计算机可读介质，所述非暂时性计算机可读介质上记录有指令，所述指令在由计算机执行时实施如以上权利要求中任一项所述的方法。
[0009]此外，在实施例中，提供一种非暂时性计算机可读介质，所述非暂时性计算机可读介质用于通过将曲率应用于与电路图案相关联的特定特征从而满足与掩模制造过程和图案化过程相关的约束来产生用于半导体制造过程中的掩模图案。所述非暂时性计算机可读介质包括储存在其中的指令，所述指令在由一个或更多个处理器执行时，使得引起包括以下各项的操作：接收包括待印制于衬底上的多个电路特征的电路图案，每个电路特征具有多边形形状轮廓；从所述多个电路特征识别第一电路特征和第二电路特征，所述第一电路特征和所述第二电路特征在它们的相应的形状轮廓之间具有低于距离阈值的距离；通过使用所述电路图案模拟图案化过程的过程模型来确定与所述电路图案相关联的初始掩模图案，所述初始掩模图案分别包括与所述第一电路特征和所述第二电路特征相对应的第一掩模特征和第二掩模特征，所述第一掩模特征和所述第二掩模特征具有不同于它们的相应的电路特征的多边形形状轮廓；确定所述第一掩模特征和所述第二掩模特征是否满足掩模制造约束，所述掩模制造约束包括在所述掩模制造过程期间限制掩模特征的形状的准则；响应于不满足所述掩模制造约束，基于所述第一掩模特征与所述第二掩模特征的轮廓之间的最小距离，通过将曲率应用至所述第一掩模特征和/或所述第二掩模特征的一部分使得所述第一掩模特征与所述第二掩模特征的轮廓之间的距离增大，修改所述初始掩模图案；使用经修改的掩模图案进一步模拟所述图案化过程的所述过程模型以确定所述图案化过程的模拟图案；通过比较所述模拟图案与所述电路图案来确定所述图案化过程的性能指标，所述性能指标指示所述模拟图案匹配所述电路图案的紧密程度；以及响应于所述性能指标(例如，EPE)不在性能阈值内，将另外的曲率应用于所述第一掩模特征和/或所述第二掩模特征，使得所述性能指标在性能阈值内，同时将所述第一掩模特征与所述第二掩模特征的轮廓之间的最小距离维持在所述掩模制造约束内。
[0010]说明性实施方式的前述一般描述及其以下详细描述仅仅是本公开的教导的示例性方面，并且不是限制性的。
附图说明
[0011]并入本说明书中且构成本说明书的一部分的随附附图说明一个或更多个实施例且连同描述一起解释这些实施例。随附附图不必按比例绘制。随附附图和图中所图示的任何值尺寸是仅出于图示的目的且可能或可能不表示实际或优选值或尺寸。当适用时，可能不会图示一些或全部特征来辅助描述基础特征。在所述附图中：
[0012]图1是根据本公开的示例性实施例的光刻系统的各个子系统的框图。
[0013]图2示意性地描绘根据本公开的示例性实施例的光刻元或光刻簇的实施例。
[0014]图3示意性地描绘根据本公开的示例性实施例的将辅助特征(连接至主特征的辅助特征或独立辅助特征)放置至设计布局中的方法。
[0015]图4是根据本公开的实施例的示例性目标图案(例如，待印制本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种非暂时性计算机可读介质，所述非暂时性计算机可读介质用于产生用于图案化过程的掩模图案，所述非暂时性计算机可读介质包括储存在其中的指令，所述指令在由一个或更多个处理器执行时引起包括以下各项的操作：获取(i)目标图案内的目标特征子集，和(ii)与所述目标图案相关联的初始掩模图案，所述目标特征子集具有突破阈值的物理特性值；和基于掩模制造约束和所述图案化过程的性能指标，修改所述初始掩模图案的与所述目标特征子集相对应的一个或更多个特征以产生所述掩模图案，所述修改包括将曲率应用至所述初始掩模图案的所述一个或更多个特征的一部分。2.根据权利要求1所述的非暂时性计算机可读介质，其中，获取所述初始掩模图案包括：使用所述目标图案模拟掩模优化过程以产生使在衬底上的模拟图案紧密地匹配所述目标图案的掩模图案。3.根据权利要求1所述的非暂时性计算机可读介质，其中，对所述初始掩模图案的所述修改包括：模拟所述掩模优化过程以修改所述初始掩模图案的与所述目标特征子集相对应的所述一个或更多个特征的几何形状。4.根据权利要求3所述的非暂时性计算机可读介质，其中，对所述掩模优化过程的所述模拟是迭代过程，每次迭代包括：经由使用所述初始掩模图案的一个或更多个过程模型模拟所述图案化过程以在衬底上产生模拟图案；基于所述模拟图案和所述目标图案，确定与所述图案化过程相关联的所述性能指标；确定所述性能指标是否在性能阈值内；以及修改所述初始掩模图案的与所述目标特征子集相对应的所述一个或更多个特征的所述几何形状，直到经修改的掩模图案使得所述性能指标处...

【专利技术属性】
技术研发人员：文载寅，
申请(专利权)人：ASML荷兰有限公司，
类型：发明
国别省市：