一种自适应电压调节的低功耗设计方法与装置制造方法及图纸

本发明专利技术属于低功耗技术领域，具体涉及一种自适应电压调节的低功耗设计方法与装置。包括以下步骤：1)模拟数字电路的关键路径，所述的关键路径指的是数字电路中延时最大的路径；2)生成测试时钟信号和采样时钟信号，将生成的测试时钟信号输入到所述关键路径中；3)利用相同采样时刻和/或不同采样时刻的采样时钟信号对关键路径的输出信号进行检测，并根据检测结果来控制调整数字电路的供电电压，以确定保证数字电路正常工作的最低功耗电压。本发明专利技术利用关键路径表征复杂的负载，其结构简单，适用范围广泛；根据电压检测结果来控制调整电路供电电压，能够提高控制精度，提升调节效率，确定保证电路正常工作的最低电压，并能够实现能量节省。省。省。

【技术实现步骤摘要】
一种自适应电压调节的低功耗设计方法与装置


[0001]本专利技术属于低功耗
，具体涉及一种自适应电压调节的低功耗设计方法与装置。

技术介绍

[0002]随着物联网(Internet of Things，IoT)的迅速发展，依赖电池供电的嵌入式电子设备得到广泛应用。以智能手机为代表的移动手持终端设备的功能也日益增强。然而，由于电池的容量有限，这些电子设备的续航问题逐渐引起人们的关注。而对于面向桌面级计算机和服务器等应用的高性能处理器来说，其满负荷工作下的功耗已经达到极限，从而限制了性能的进一步提升，同时带来了显著的散热成本和能耗开销。
[0003]CMOS数字电路功耗的主要来源包含三部分内容：对寄生负责电容进行充放电所引起的开关电流动态功耗；P管和N管实施导通短路造成的短路电流功耗；漏电流和亚阈值电流造成的静态功耗。这三部分功能可以抽象成如下的功耗模型：
[0004]P＝αC
L
fV
dd2
+V
dd
I
short
+V
dd
I
leakage
[0005]其中，f为CMOS数字电路的工作频率，C
L
为负载电容，V
dd
为工作电压，I
short
为短路电流，I
leakage
为漏电流。
[0006]根据上面CMOS数字电路的经典的功耗公式，芯片动态功耗与电压的平方成正比，而整体静态功耗降也与电压成正比，因此降低工作电压对总体功耗的效果应该最为显著。当芯片的最高频率超出既定指标时，通过降低电压来保证性能不变的前提下获得更小的功耗。
[0007]当前主流电压动态调节技术是通过预先设置频率与电压相对应的表格，当需要降低功耗时，则通过查表的方式，找到在此频率下电路能够正常工作的最低电压或者在此电压下电路能够正常工作的最低频率。虽然该类技术能够动态的寻找最低频率与电压，但它始终是采用查表的方式来进行调节，而对应的表并不能包含所有最优的情况，因此在不同温度、工艺与工作条件下并不能达到最优化的电压调节效果。

技术实现思路

[0008]本专利技术的目的在于提供一种种自适应电压调节的低功耗设计方法与装置，用以解决现有技术在进行数字电路的最低功耗电压确定时电压调节控制精度较低的问题。
[0009]为解决上述技术问题，本专利技术提供了一种自适应电压调节的低功耗设计方法，包括以下步骤：
[0010]1)模拟数字电路的关键路径，所述的关键路径指的是数字电路中延时最大的路径；
[0011]2)生成测试时钟信号和采样时钟信号，将生成的测试时钟信号输入到所述关键路径中，其中各采样时钟信号均延迟于测试时钟信号，且其中一个采样时钟信号的上升沿为测试时钟信号的下降沿，将该采样时钟信号作为第一采样时钟；
[0012]3)在每个采样时钟信号的上升沿对关键路径的输出信号进行采样，并根据采样结果来控制调整数字电路的供电电压，以确定保证数字电路正常工作的最低工作电压，从而实现系统功耗达到最低。
[0013]其有益效果为：本专利技术的数字电路的最低功耗电压确定方法通过模拟延时最大的路径作为关键路径，利用简单的关键路径来表征复杂的负载，其结构简单，适用范围广泛；利用采样时钟对关键路径输出的电压进行检测，并根据检测结果来控制调整电路供电电压，能够提高控制精度，提升调节效率，确定保证电路正常工作的最低电压，并能够实现能量节省。
[0014]进一步地，在对关键路径信号的输出信号进行采样时设置不同延时的采样节点，根据各采样节点的采样结果判断当前数字电路的供电大小，并进行相应调整。
[0015]其有益效果为：通过对关键路径后方设置多个采样节点进行电压采样，以确定对当前电路的电压升高或者降低，能够提高控制精度，提升调节效率，确定保证电路正常工作的最低电压，并能够实现能量节省。
[0016]进一步地，若延迟最小的采样时钟能在其上升沿采样到测试时钟信号，则说明当前数字电路的供电电压大，需要进行降压调整。
[0017]其有益效果为：若在延迟最小的采样时钟的上升沿采样到测试时钟信号，，说明当前数字电路的供电电压非常大，需要进行降压调整，该过程能够快速判断出供电电压大情况，能够提高控制精度，提升调整效率。
[0018]进一步地，根据各采样节点的采样结果进行调整的过程如下：
[0019]设置n个采样节点，其中第一采样节点为没有经过延时的关键路径输出信号，第二采样点为经过一级延迟的关键路径输出信号，第n个采样点为经过n
‑
1级延迟的关键路径输出信号；
[0020]在第一采样时钟的上升沿，若能采样到第一采样节点的输出信号，而无法采样到第二采样节点的输出信号，说明数字电路的时序满足要求，当前电压处于临界状态，对当前电压进行升压调整；若能采样到第一采样节点和第二采样节点的输出信号，而无法采样到第三采样节点的输出信号，则说明当前电压正好，无需对当前电压进行调整；若能采样到第一采样节点、第二采样节点和第三采样节点的输出信号，则说明当前电压高，需要进行降压调整；若各采样节点均未采样到输出信号，则说明当前电压低，需要进行升压调整。
[0021]其有益效果为：同一采样时刻下，根据各采样节点检测结果进行电压调整，能够提高控制精度，提升调节效率，确定保证电路正常工作的最低电压，并能够实现能量节省。
[0022]进一步地，在将生成的测试时钟信号输入到所述关键路径前，该方法还对所述测试时钟信号进行延时余量调整，使测试时钟信号延时后输入到关键路径中；在进行延时余量调整时，进行不同延时余量的调整，根据环境变化从中自适应选择对应的延时余量。
[0023]其有益效果为：在关键路径前对测试时钟信号进行延时余量调整，能够为关键路径增加一个安全余量，在进行延时余量调整时，根据环境变化情况选择对应的延时余量，能够提高电路的自适应能力，进而能够提高控制精度，提升调节效率，确定保证电路正常工作的最低电压，并能够实现能量节省。
[0024]为解决上述技术问题，本专利技术还提供了一种自适应电压调节的低功耗设计装置，包括脉冲发生器、关键路径模拟单元、相位差检测单元、控制单元；所述关键路径模拟单元
用于模拟数字电路的关键路径，所述的关键路径指的是电路中延时最大的路径，所述脉冲发生器用于生成测试时钟信号和采样时钟信号，并将生成的测试时钟信号输入到所述关键路径中，其中各采样时钟信号均延迟于测试时钟信号，且其中一个采样时钟信号的上升沿为测试时钟信号的下降沿，将该采样时钟信号作为第一采样时钟；所述相位差检测单元用于在每个采样时钟信号的上升沿对关键路径的输出信号进行采样，，所述控制单元用于根据采样结果来控制调整数字电路的供电电压，使电源管理单元为数字电路提供最低功耗的工作电压。
[0025]其有益效果为：本专利技术的自适应电压调节的低功耗设计装置，将脉冲发生器生成的测试时钟信号输入关键路径，利用简单的关键路径模拟单元来表征复杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自适应电压调节的低功耗设计方法，其特征在于，包括以下步骤：1)模拟数字电路的关键路径，所述的关键路径指的是数字电路中延时最大的路径；2)生成测试时钟信号和采样时钟信号，将生成的测试时钟信号输入到所述关键路径中，其中各采样时钟信号均延迟于测试时钟信号，且其中一个采样时钟信号的上升沿为测试时钟信号的下降沿，将该采样时钟信号作为第一采样时钟；3)在每个采样时钟信号的上升沿对关键路径的输出信号进行采样，并根据采样结果来控制调整数字电路的供电电压，以确定保证数字电路正常工作的最低工作电压，从而实现系统功耗达到最低。2.根据权利要求1所述的自适应电压调节的低功耗设计方法，其特征在于，在对关键路径信号的输出信号进行采样时设置不同延时的采样节点，根据各采样节点的采样结果判断当前数字电路的供电电压大小，并进行相应调整。3.根据权利要求2所述的自适应电压调节的低功耗设计方法，其特征在于，若延迟最小的采样时钟能在其上升沿采样到测试时钟信号，则说明当前数字电路的供电电压大，需要进行降压调整。4.根据权利要求2所述的自适应电压调节的低功耗设计方法，其特征在于，根据各采样节点的采样结果进行调整的过程如下：设置n个采样节点，其中第一采样节点为没有经过延时的关键路径输出信号，第二采样点为经过一级延迟的关键路径输出信号，第n个采样点为经过n
‑
1级延迟的关键路径输出信号；在第一采样时钟的上升沿，若能采样到第一采样节点的输出信号，而无法采样到第二采样节点的输出信号，说明数字电路的时序满足要求，当前电压处于临界状态，对当前电压进行升压调整；若能采样到第一采样节点和第二采样节点的输出信号，而无法采样到第三采样节点的输出信号，则说明当前电压正好，无需对当前电压进行调整；若能采样到第一采样节点、第二采样节点和第三采样节点的输出信号，则说明当前电压高，需要进行降压调整；若各采样节点均未采样到输出信号，则说明当前电压低，需要进行升压调整。5.根据权利要求1
‑
4中任一项所述的自适应电压调节的低功耗设计方法，其特征在于，在将生成的测试时钟信号输入到所述关键路径前，该方法还对所述测试时钟信号进行延时余量调整，使测试时钟信号延时后输入到关键路径中；在进行延时余量调整时，进行不同延时余量的调整，根据环境变化从中自适应选择对应的延时余量。6.一种自适应电压调节的低功耗设计装置，其特征在于，包括脉冲发生器、关键路径模拟单元、相位差检测单元、控制单元；所述关键路径模拟单元用于模拟数字电路的关键路径，所述...

【专利技术属性】
技术研发人员：李正卫，徐庆光，薛慧，
申请(专利权)人：深圳智微电子科技有限公司，
类型：发明
国别省市：