基于自适应Linknet结构的半导体工艺缺陷识别方法技术

本发明专利技术涉及一种基于自适应Linknet结构的半导体工艺缺陷识别方法，通过基于Linknet结构，将输入的半导体芯片图片依次经多次特征提取、最大值池化采样处理及插值上采样处理后，再将插值上采样处理后的特征图与对应的提取后半导体芯片特征图做拼接处理，得到第一拼接特征图，并再对该第一拼接特征图做插值上采样处理、与其他的特征图做拼接处理后，最终采用1

【技术实现步骤摘要】
基于自适应Linknet结构的半导体工艺缺陷识别方法


[0001]本专利技术涉及半导体工艺缺陷识别领域，尤其涉及一种基于自适应Linknet结构的半导体工艺缺陷识别方法。

技术介绍

[0002]在半导体芯片的制造过程中，通常需要对光刻、研磨、腐蚀、清洗和沉积等几个基础的半导体工艺重复上百甚至上千次。在重复上述基础半导体工艺过程中，任何环节出现的缺陷都有可能极大地降低半导体芯片的最终良率。
[0003]在半导体芯片制造过程中，每一层或每一次工艺环节的进行都可能出现颗粒、划伤、污染等缺陷，在制造产业中通常由良率/缺陷管理工程师负责对出现缺陷的半导体芯片图片进行统计和分析，得到相关的缺陷数据，并将缺陷数据反馈给制造部门。在缺陷管理和统计的工作中，工程师往往要面临大量图片数据，这类针对半导体工艺缺陷的图片数据难以像数字数据那样做自动分析，必须由工程师不断统计缺陷数量、缺陷面积和缺陷种类等关键信息，完成基于人工的半导体工艺缺陷识别，导致现有的半导体工艺缺陷识别无法执行针对大规模半导体工艺缺陷的快速高效识别。

技术实现思路

[0004]本专利技术所要解决的技术问题是针对上述现有技术提供一种基于自适应Linknet结构的半导体工艺缺陷识别方法。
[0005]本专利技术解决上述技术问题所采用的技术方案为：基于自适应Linknet结构的半导体工艺缺陷识别方法，其特征在于，至少包括第一路半导体工艺缺陷识别过程，该第一路半导体工艺缺陷识别过程包括如下步骤1～12：
[0006]步骤1，将输入的半导体芯片图片作为Linknet结构的第一层输入特征图，并对该第一层输入特征图做第一预设次数的特征提取处理，得到一级提取后半导体芯片特征图；
[0007]步骤2，对一次提取后半导体芯片特征图做最大值池化采样处理，得到Linknet结构的第二层输入特征图；
[0008]步骤3，对所得第二层输入特征图做第二预设次数的特征提取处理，得到二级提取后半导体芯片特征图；
[0009]步骤4，对二级提取后半导体芯片特征图做最大值池化采样处理，得到Linknet结构的第三层输入特征图；
[0010]步骤5，对所得第三层输入特征图做第三预设次数的特征提取处理，得到三级提取后半导体芯片特征图；
[0011]步骤6，对三级提取后半导体芯片特征图做最大值池化采样处理，得到Linknet结构的第四层输入特征图；
[0012]步骤7，对所得第四层输入特征图做第四预设次数的特征提取处理，得到四级提取后半导体芯片特征图；
[0013]步骤8，对四级提取后半导体芯片特征图做最大值池化采样处理，且将经该最大值池化采样处理后的特征图做插值上采样处理；
[0014]步骤9，将经步骤8中插值上采样处理后的特征图与三级提取后半导体芯片特征图做拼接处理，得到第一拼接特征图；
[0015]步骤10，对第一拼接特征图做插值上采样处理，并将经该插值上采样处理后的特征图与二级提取后半导体芯片特征图做拼接处理，得到第二拼接特征图；
[0016]步骤11，对第二拼接特征图做插值上采样处理，并将经该插值上采样处理后的特征图与一级提取后半导体芯片特征图做拼接处理，得到第三拼接特征图；
[0017]步骤12，采用1
×
1卷积对第三拼接特征图做卷积处理以降低该第三拼接特征图的通道数至1，并将该卷积处理后的特征图作为经识别输出的半导体工艺缺陷分割图。
[0018]为了提高半导体工艺缺陷识别准确率，改进地，该专利技术中的所述基于自适应Linknet结构的半导体工艺缺陷识别方法还包括：
[0019]分别执行与第一路半导体工艺缺陷识别过程相同的第二路半导体工艺缺陷识别过程、第三路半导体工艺缺陷识别过程和第四路半导体工艺缺陷识别过程，对应得到各半导体工艺缺陷识别过程所对应的半导体工艺缺陷分割图；
[0020]对各路半导体工艺缺陷识别过程的识别结果赋予对应的贡献权值；
[0021]将各半导体工艺缺陷分割图按照各自对应的贡献权值做拼接处理，拼接成一张拼接特征图；
[0022]采用1
×
1卷积对拼接所得该拼接特征图做卷积处理以降低该拼接特征图的通道数至1，并将该卷积处理后的特征图作为经识别最终输出的半导体工艺缺陷分割图。
[0023]进一步地，在所述基于自适应Linknet结构的半导体工艺缺陷识别方法中，所述第一路半导体工艺缺陷识别过程中的Linknet结构为LinkNet18结构，所述第一预设次数为2，所述第二预设次数为2，所述第三预设次数为2，所述第四预设次数为2；
[0024]所述第二路半导体工艺缺陷识别过程中的Linknet结构为LinkNet34结构，所述第一预设次数为3，所述第二预设次数为4，所述第三预设次数为6，所述第四预设次数为3；
[0025]所述第三路半导体工艺缺陷识别过程中的Linknet结构为LinkNet50结构，所述第一预设次数为3，所述第二预设次数为4，所述第三预设次数为6，所述第四预设次数为3；
[0026]所述第四路半导体工艺缺陷识别过程中的Linknet结构为LinkNet101结构，所述第一预设次数为3，所述第二预设次数为4，所述第三预设次数为23，所述第四预设次数为3。
[0027]再改进，在所述基于自适应Linknet结构的半导体工艺缺陷识别方法中，所述第一路半导体工艺缺陷识别过程以及所述第二路半导体工艺缺陷识别过程中采取的各特征提取处理均采用预设的基础特征提取方法；其中，该预设的基础特征提取方法包括如下步骤a1～a5：
[0028]步骤a1，采用第一组3
×
3卷积对输入的待提取图片做卷积处理，得到一级卷积处理后图片；
[0029]步骤a2，对一级卷积处理后图片做图片像素归一化处理，得到一级的归一化处理后图片，并采用激活函数对该一级的归一化处理后图片做激活处理，得到一级激活处理后图片；
[0030]步骤a3，采用第二组3
×
3卷积对该一级激活处理后图片做卷积处理，得到二级卷
积处理后图片；
[0031]步骤a4，对二级卷积处理后图片做图片像素归一化处理，得到二级的归一化处理后图片，并采用激活函数对该二级的归一化处理后图片做激活处理，得到二级激活处理后图片；
[0032]步骤a5，将所得二级激活处理后图片与输入的待提取图片做相加处理，得到相加处理后图片；其中，该相加处理后图片即为基础特征提取方法的输出特征图。
[0033]优选地，在所述基于自适应Linknet结构的半导体工艺缺陷识别方法中，所述基础特征提取方法采用的激活函数为y＝max(0,x)函数。
[0034]再改进，在所述基于自适应Linknet结构的半导体工艺缺陷识别方法中，所述第三路半导体工艺缺陷识别过程以及所述第四路半导体工艺缺陷识别过程中采取的各特征提取处理均采用预设的瓶颈式特征提取方法；其中，该预设的瓶颈式特征提取方法包括如下步骤b1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于自适应Linknet结构的半导体工艺缺陷识别方法，其特征在于，至少包括第一路半导体工艺缺陷识别过程，该第一路半导体工艺缺陷识别过程包括如下步骤1～12：步骤1，将输入的半导体芯片图片作为Linknet结构的第一层输入特征图，并对该第一层输入特征图做第一预设次数的特征提取处理，得到一级提取后半导体芯片特征图；步骤2，对一次提取后半导体芯片特征图做最大值池化采样处理，得到Linknet结构的第二层输入特征图；步骤3，对所得第二层输入特征图做第二预设次数的特征提取处理，得到二级提取后半导体芯片特征图；步骤4，对二级提取后半导体芯片特征图做最大值池化采样处理，得到Linknet结构的第三层输入特征图；步骤5，对所得第三层输入特征图做第三预设次数的特征提取处理，得到三级提取后半导体芯片特征图；步骤6，对三级提取后半导体芯片特征图做最大值池化采样处理，得到Linknet结构的第四层输入特征图；步骤7，对所得第四层输入特征图做第四预设次数的特征提取处理，得到四级提取后半导体芯片特征图；步骤8，对四级提取后半导体芯片特征图做最大值池化采样处理，且将经该最大值池化采样处理后的特征图做插值上采样处理；步骤9，将经步骤8中插值上采样处理后的特征图与三级提取后半导体芯片特征图做拼接处理，得到第一拼接特征图；步骤10，对第一拼接特征图做插值上采样处理，并将经该插值上采样处理后的特征图与二级提取后半导体芯片特征图做拼接处理，得到第二拼接特征图；步骤11，对第二拼接特征图做插值上采样处理，并将经该插值上采样处理后的特征图与一级提取后半导体芯片特征图做拼接处理，得到第三拼接特征图；步骤12，采用1
×
1卷积对第三拼接特征图做卷积处理以降低该第三拼接特征图的通道数至1，并将该卷积处理后的特征图作为经识别输出的半导体工艺缺陷分割图。2.根据权利要求1所述的基于自适应Linknet结构的半导体工艺缺陷识别方法，其特征在于，还包括：分别执行与第一路半导体工艺缺陷识别过程相同的第二路半导体工艺缺陷识别过程、第三路半导体工艺缺陷识别过程和第四路半导体工艺缺陷识别过程，对应得到各半导体工艺缺陷识别过程所对应的半导体工艺缺陷分割图；对各路半导体工艺缺陷识别过程的识别结果赋予对应的贡献权值；将各半导体工艺缺陷分割图按照各自对应的贡献权值做拼接处理，拼接成一张拼接特征图；采用1
×
1卷积对拼接所得该拼接特征图做卷积处理以降低该拼接特征图的通道数至1，并将该卷积处理后的特征图作为经识别最终输出的半导体工艺缺陷分割图。3.根据权利要求2所述的基于自适应Linknet结构的半导体工艺缺陷识别方法，其特征在于，所述第一路半导体工艺缺陷识别过程中的Linknet结构为LinkNet18结构，所述第一预设次数为2，所述第二预设次数为2，所述第三预设次数为2，所述第四预设次数为2；
所述第二路半导体工艺缺陷识别过程中的Linknet结构为LinkNet34结构，所述第一预设次数为3，所述第二预设次数为4，所述第三预设次数为6，所述第四预设次数为3；所述第三路半导体工艺缺陷识别过程中的Linknet结构为LinkNet50结构，所述第一预设次数为3，所述第二预设次数...

【专利技术属性】
技术研发人员：陈一宁，梅周洲舟，高大为，
申请(专利权)人：浙江大学，
类型：发明
国别省市：