级联LED显示器的驱动方法、显示器及信息处理装置制造方法及图纸

一种级联LED显示器的驱动方法，用于使成级联的多个LED驱动单元各依接收到的一对应显示数据驱动一LED单元，其特征在于，包括：使各所述LED驱动单元利用一记忆单元缓存一对应输出时间；以及使各所述LED驱动单元在各该对应输出时间依该对应显示数据产生一像素驱动电流以驱动该LED单元，以分散该些LED驱动单元的所述像素驱动电流的产生时间。所述像素驱动电流的产生时间。所述像素驱动电流的产生时间。

【技术实现步骤摘要】
级联LED显示器的驱动方法、显示器及信息处理装置


[0001]本专利技术涉及LED显示器的驱动方法，尤其涉及一种级联LED显示器的驱动方法。

技术介绍

[0002]级联LED显示器为由多个LED显示单元级联而成的显示器，其中，各LED显示单元均包含一LED单元及用于驱动该LED单元的一LED驱动单元，该些LED驱动单元是以级联的方式传输显示数据且各该LED驱动单元接收与其对应的显示数据。
[0003]然而，当该显示器在接收完一帧显示数据后要显示一画面时，由于各该LED驱动单元会同步输出一对应的像素电流，且电压源走线存在寄生电感，因此会在各该LED驱动单元的供电端产生电压突变，从而影响该画面的显示品质。
[0004]为降低所述的电压突变，有些显示器会在各该LED驱动单元的供电端并联一电容。然而，此作法却会增加各LED显示单元的体积，且会增加硬件成本。
[0005]为解决上述的问题，本领域亟需一新颖的级联LED显示器的驱动方法。

技术实现思路

[0006]本专利技术的主要目的在于公开一种级联LED显示器的驱动方法，其可通过分散多个LED驱动单元的像素电流输出时间以降低电压源走线的寄生电感所产生的电压突变量，从而确保显示画面的品质。
[0007]本专利技术的另一目的在于公开一种级联LED显示器，其可通过上述的级联LED显示器的驱动方法提供良好的画面品质。
[0008]本专利技术的又一目的在于公开一种信息处理装置，其可通过上述的级联LED显示器提供良好的画面品质。/>[0009]为达前述目的，一种级联LED显示器的驱动方法被提出，用于使成级联的多个LED驱动单元各依接收到的一对应显示数据驱动一LED单元，包括：
[0010]使各所述LED驱动单元利用一记忆单元缓存一对应输出时间；以及
[0011]使各所述LED驱动单元在各该对应输出时间依该对应显示数据产生一像素驱动电流以驱动该LED单元，以分散该些LED驱动单元的所述像素驱动电流的产生时间。
[0012]在一实施例中，所述对应输出时间为一预设值。
[0013]在一实施例中，所述对应输出时间由一外部控制单元提供。
[0014]在可能的实施例中，该些LED驱动单元的所述对应输出时间由各所述LED驱动单元在成级联的该些LED驱动单元中的位置决定，或由该些LED驱动单元的所述对应显示数据的数值排序决定。
[0015]为达前述目的，本专利技术进一步提出一种级联LED显示器，其具有成级联的多个LED模块，各所述LED模块均具有一LED驱动单元及一LED单元，且各所述LED驱动单元为各依一驱动程序驱动一所述LED单元，该驱动程序包括：
[0016]各所述LED驱动单元利用一记忆单元缓存一对应输出时间；以及
[0017]各所述LED驱动单元在各该对应输出时间依该对应显示数据产生一像素驱动电流以驱动该LED单元，以分散该些LED驱动单元的所述像素驱动电流的产生时间。
[0018]在一实施例中，所述对应输出时间为一预设值。
[0019]在一实施例中，所述对应输出时间由一外部控制单元提供。
[0020]在可能的实施例中，该些LED驱动单元的所述对应输出时间由各所述LED驱动单元在成级联的该些LED驱动单元中的位置决定，或由该些LED驱动单元的所述对应显示数据的数值排序决定。
[0021]为达前述目的，本专利技术进一步提出一种信息处理装置，其具有一中央处理单元及如前述的级联LED显示器。
[0022]在可能的实施例中，所述的信息处理装置可为一智能型手机、一可携式电脑、一车载电脑、一穿戴式电子装置或一广告看板。
[0023]为使能进一步了解本专利技术的结构、特征及其目的，现附以附图及优选具体实施例的详细说明如下。
附图说明
[0024]图1为本专利技术的级联LED显示器的一实施例的方块图。
[0025]图2绘示图1的级联LED显示器的前8个LED驱动单元的一对应输出时间分布规律。
[0026]图3绘示图1的级联LED显示器的前4个LED驱动单元的另一对应输出时间分布规律。
[0027]图4绘示本专利技术的级联LED显示器的驱动方法的一实施例的流程图。
[0028]图5绘示本专利技术的信息处理装置的一实施例的方块图。
具体实施方式
[0029]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术作进一步的详细说明。
[0030]本专利技术的原理在于：
[0031](一)使成级联的多个LED驱动单元预存一延迟时间组合，或自一外部控制单元接收该延迟时间组合；以及
[0032](二)使该些LED驱动单元依该延迟时间组合在多个不同的延迟时间各输出一像素电流以极小化在电源线的寄生电感上所产生的电压突变量，从而提升显示画面的品质。
[0033]请参照图1，其为本专利技术的级联LED显示器的一实施例的方块图。如图1所示，一级联LED显示器100具有成级联的多个LED显示单元110，其中，各LED显示单元110均包含一LED单元111及用于驱动该LED单元111的一LED驱动单元112，该些LED驱动单元112是以级联的方式传输显示数据DIN且各该LED驱动单元112自显示数据DIN中接收与其对应的显示数据。详细而言，该些LED驱动单元112为各依一驱动程序驱动一LED单元111，该驱动程序包括：
[0034](一)各LED驱动单元112利用一记忆单元112a缓存一对应输出时间；以及
[0035](二)各LED驱动单元112在各该对应输出时间依该对应显示数据产生一像素驱动电流以驱动该LED单元111，以分散该些LED驱动单元112的所述像素驱动电流的产生时间。
[0036]另外，所述对应输出时间可为一预设值或由一外部控制单元提供。
[0037]另外，各LED驱动单元112的所述对应输出时间可由各LED驱动单元112在成级联的该些LED驱动单元112中的位置决定。请参照图2，其绘示成级联的8个LED驱动单元112的一对应输出时间分布规律。如图2所示，D0
‑
D3代表前4个LED驱动单元112的对应显示数据，其对应输出时间为：0、Δt、2Δt、3Δt，D4
‑
D7代表后4个LED驱动单元112的对应显示数据，其对应输出时间为：0、Δt、2Δt、3Δt。
[0038]另外，该些LED驱动单元112的所述对应输出时间可由该些对应显示数据的数值排序决定。请参照图3，其绘示成级联的4个LED驱动单元112的另一对应输出时间分布规律。如图3所示，在4个LED驱动单元112中，第4个LED驱动单元112的对应显示数据D3的数值最小，第2个LED驱动单元112的对应显示数据D3的数值排第三，第1个LED驱动单元112的对应显示数据D0的数值排第二，第3个LED驱动单元112的对应显示数据D2的数值最大；因此，第4、2、1、3个LED驱动单元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种级联LED显示器的驱动方法，用于使成级联的多个LED驱动单元各依接收到的一对应显示数据驱动一LED单元，其特征在于，包括：使各所述LED驱动单元利用一记忆单元缓存一对应输出时间；以及使各所述LED驱动单元在各该对应输出时间依该对应显示数据产生一像素驱动电流以驱动该LED单元，以分散该些LED驱动单元的所述像素驱动电流的产生时间。2.根据权利要求1所述的级联LED显示器的驱动方法，其中，所述对应输出时间为一预设值。3.根据权利要求1所述的级联LED显示器的驱动方法，其中，所述对应输出时间由一外部控制单元提供。4.根据权利要求1所述的级联LED显示器的驱动方法，其中，该些LED驱动单元的所述对应输出时间由各所述LED驱动单元在成级联的该些LED驱动单元中的位置决定，或由该些LED驱动单元的所述对应显示数据的数值排序决定。5.一种级联LED显示器，其具有成级联的多个LED模块，各所述LED模块均具有一LED驱动单元及一LED单元，且各所述LED驱动单元为...

【专利技术属性】
技术研发人员：田建国，谢昱军，殷为国，
申请(专利权)人：晶田科技有限公司，
类型：发明
国别省市：