实现5GNR前传加速功能的硬件板卡制造技术

本申请提供一种实现5GNR前传加速功能的硬件板卡，以解决基站处理上下行信道编解码占用BBU的CPU运算资源导致上下行速率低、时延高的技术问题。具体的，一种实现5GNR前传加速功能的硬件板卡，包括：与外部基带处理单元连接的PCIE接口模块，用于接收来自外部基带处理单元的数字基带信号；与所述PCIE接口模块连接的LDPC编解码模块，用于将所述数字基带信号进行信道编解码；PCIE接口模块还用于接收来自LDPC编解码模块的编码数字基带信号；还用于传输编码数字基带信号至外部基带处理单元。通过设置LDPC编解码模块，为外部基带处理单元提供编解码性能，能够降低BBU的CPU运算资源占用率，减少数据重传，提高编解码吞吐量，提高基站上下行传输速率、降低时延。降低时延。降低时延。

【技术实现步骤摘要】
实现5G NR前传加速功能的硬件板卡


[0001]本申请涉及5G基站
，尤其涉及一种实现5G NR前传加速功能的硬件板卡。

技术介绍

[0002]在4G LTE(长期演进技术)时代，由于4G基站速率有限，上下行信道编解码数据量有限，对基站上下行速率和时延要求不是很高。在日常使用中，可以用BBU(基带处理单元)的CPU(中央处理器)的运算资源来实现上下行的信道编解码。到了5G NR(新空口)时代，随着业务量和终端数量不断增加，VR(虚拟现实)、智慧工业等应用对5G基站上下行速率和时延要求比较高。
[0003]在实现现有技术的过程中，专利技术人发现：
[0004]5G基站要求传输数据量大，传输时延低。在处理上下行信道编解码时，虽然可以用BBU的CPU运算资源，但是CPU的大量运算资源被消耗，将导致上下行速率降低、时延升高，无法满足5G基站上下行速率和时延要求。
[0005]因此，需要提供一种实现5G NR前传加速功能的硬件板卡，以解决基站处理上下行信道编解码占用CPU运算资源导致上下行速率低、时延高的技术问题。

技术实现思路

[0006]本申请实施例提供一种实现5G NR前传加速功能的硬件板卡，以解决基站处理上下行信道编解码占用CPU运算资源导致上下行速率低、时延高的技术问题。
[0007]具体的，一种实现5G NR前传加速功能的硬件板卡，包括：
[0008]与外部基带处理单元连接的PCIE接口模块，用于接收来自外部基带处理单元的数字基带信号；
[0009]与所述PCIE接口模块连接的LDPC编解码模块，用于将所述数字基带信号进行信道编解码，生成编码数字基带信号；
[0010]PCIE接口模块还用于接收来自LDPC编解码模块的编码数字基带信号；还用于传输编码数字基带信号至外部基带处理单元。
[0011]进一步的，所述实现5G NR前传加速功能的硬件板卡还包括：
[0012]分别连接PCIE接口模块、LDPC编解码模块的前传合并分裂模块，用于接收若干来自RRU射频单元的数字调制信号；还用于将若干数字调制信号合并，生成合并数字调制信号；还用于将所述合并数字调制信号传输至外部基带处理单元；
[0013]所述外部基带处理单元还用于接收来自前传合并分裂模块的合并数字调制信号；还用于将合并数字调制信号解调，生成合并数字基带信号；还用于将所述合并数字基带信号传输至LDPC编解码模块；
[0014]所述LDPC编解码模块还用于将合并数字基带信号进行信道编解码，生成编码合并数字基带信号；还用于将编码合并数字基带信号传输至外部基带处理单元。
[0015]进一步的，LDPC编解码模块为XCZU21DR芯片；
[0016]所述LDPC编解码模块包括与PCIE接口模块连接的8对MGT收发器。
[0017]进一步的，前传合并分裂模块为XCKU3P芯片；
[0018]所述前传合并分裂模块包括：
[0019]与PCIE接口模块连接的8对MGT收发器；
[0020]与LDPC编解码模块连接的4对MGT收发器；
[0021]所述LDPC编解码模块还包括与前传合并分裂模块连接的4对MGT收发器。
[0022]进一步的，所述实现5G NR前传加速功能的硬件板卡还包括：
[0023]分别连接LDPC编解码模块、前传合并分裂模块的时钟模块，用于为LDPC编解码模块、前传合并分裂模块提供时钟信号，以同步LDPC编解码模块、前传合并分裂模块的时钟。
[0024]进一步的，所述实现5G NR前传加速功能的硬件板卡还包括：
[0025]与时钟模块连接的恒温晶振模块，用于对时钟模块进行时钟补偿。
[0026]进一步的，所述实现5G NR前传加速功能的硬件板卡还包括：
[0027]与前传合并分裂模块连接的RJ45接口，用于接收外部RGPS模块的时间同步信号，以使前传合并分裂模块同步世界时间。
[0028]进一步的，所述实现5G NR前传加速功能的硬件板卡还包括：
[0029]分别连接LDPC编解码模块、前传合并分裂模块的存储模块，用于存储数字基带信号、合并数字基带信号。
[0030]进一步的，所述存储模块至少包括DDR存储单元、闪存单元。
[0031]进一步的，所述实现5G NR前传加速功能的硬件板卡还包括：
[0032]分别连接LDPC编解码模块、前传合并分裂模块的JTAG接口，用于传输开发数据、调试数据。
[0033]本申请实施例提供的技术方案，至少具有如下有益效果：
[0034]通过设置LDPC编解码模块，为外部基带处理单元提供LDPC编解码性能，能够降低BBU(基带处理单元)的CPU(中央处理器)运算资源占用率，减少数据重传，提高信道编解码吞吐量，提高基站上下行传输速率、降低时延。通过前传合并分裂模块，能够与多个RRU射频单元进行数据交换，实现合并和分裂功能。
附图说明
[0035]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0036]图1为本申请实施例提供的一种实现5GNR前传加速功能的硬件板卡的结构示意图。
具体实施方式
[0037]为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0038]传统4G基站完全使用BBU(基带处理单元)的CPU(中央处理器)的运算资源来实现
上下行信道编解码的技术方法，无法满足5G基站实际应用需求。为解决5G NR前传时延高的技术问题，本申请提供一种实现5G NR前传加速功能的硬件板卡。
[0039]请参照图1，为本申请实施例提供的一种实现5G NR前传加速功能的硬件板卡，包括：
[0040]与外部基带处理单元连接的PCIE接口模块，用于接收来自外部基带处理单元的数字基带信号；
[0041]与所述PCIE接口模块连接的LDPC编解码模块，用于将所述数字基带信号进行信道编解码，生成编码数字基带信号；
[0042]PCIE接口模块还用于接收来自LDPC编解码模块的编码数字基带信号；还用于传输编码数字基带信号至外部基带处理单元。
[0043]可以理解的是，来自外部基带处理单元的数字基带信号，可以是来自天线接收到的电磁波信号经过RRU射频单元处理得到的数字调制信号。所述LDPC(Low Density Parity Check Code)低密度奇偶校验码不仅有逼近Shannon限的良好性能，而且译码复杂度较低结构灵活，是近年信道编码领域的研究热点，已广泛应用于深本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现5GNR前传加速功能的硬件板卡，其特征在于，包括：与外部基带处理单元连接的PCIE接口模块，用于接收来自外部基带处理单元的数字基带信号；与所述PCIE接口模块连接的LDPC编解码模块，用于将所述数字基带信号进行信道编解码，生成编码数字基带信号；PCIE接口模块还用于接收来自LDPC编解码模块的编码数字基带信号；还用于传输编码数字基带信号至外部基带处理单元。2.如权利要求1所述的实现5GNR前传加速功能的硬件板卡，其特征在于，所述实现5GNR前传加速功能的硬件板卡还包括：分别连接PCIE接口模块、LDPC编解码模块的前传合并分裂模块，用于接收若干来自RRU射频单元的数字调制信号；还用于将若干数字调制信号合并，生成合并数字调制信号；还用于将所述合并数字调制信号传输至外部基带处理单元；所述外部基带处理单元还用于接收来自前传合并分裂模块的合并数字调制信号；还用于将合并数字调制信号解调，生成合并数字基带信号；还用于将所述合并数字基带信号传输至LDPC编解码模块；所述LDPC编解码模块还用于将合并数字基带信号进行信道编解码，生成编码合并数字基带信号；还用于将编码合并数字基带信号传输至外部基带处理单元。3.如权利要求2所述的实现5GNR前传加速功能的硬件板卡，其特征在于，LDPC编解码模块为XCZU21DR芯片；所述LDPC编解码模块包括与PCIE接口模块连接的8对MGT收发器。4.如权利要求3所述的实现5GNR前传加速功能的硬件板卡，其特征在于，前传合并分裂模块为XCKU3P芯片；所述前传合并分裂模块包括：与PCIE接口模块连接的8对MGT...

【专利技术属性】
技术研发人员：袁桥辉，蒋政，曾维，李海方，
申请(专利权)人：广州世炬网络科技有限公司，
类型：新型
国别省市：