芯片设计验证系统与方法及计算机可读取记录介质技术方案

本发明专利技术提供一种芯片设计验证系统与方法及计算机可读取记录介质，用于验证一待测模块。芯片设计验证系统经配置以执行：驱动模块将多个测试数据组传递给验证结果模块，并执行写入程序以将该些测试数据组写入多个储存空间模块中；待测模块执行自动载入功能以将该些储存空间模块中储存的该些测试数据组对应载入多个寄存器；验证结果模块基于每一该测试数据组的位置数据在该些寄存器内读取对应的多个第一读取值，并且比较该些测试数据组与该些第一读取值以判断自动载入功能是否正常。第一读取值以判断自动载入功能是否正常。第一读取值以判断自动载入功能是否正常。

【技术实现步骤摘要】
芯片设计验证系统与方法及计算机可读取记录介质


[0001]本专利技术是有关于一种数位芯片设计验证技术，尤其是一种可验证具有一次性可程序化单元的芯片设计的芯片设计验证系统及芯片设计验证方法。

技术介绍

[0002]随着芯片制造技术的进步，以及市场对芯片产品的需求不断增长，导致芯片的复杂度越来越高。因此，芯片的验证要求也越来越高。为了能够更加真实的类比芯片的工作场景，就需要搭建更加完善，更能类比芯片真实使用场景的验证平台。现在芯片内广泛使用一次可编程(One Time Programmable)模块。一次可编程是一种熔断方式，只能在开始的时候进行修改，并且只能写一次，一旦修改就不能复原。一次可编程模块可用于存储存储器修复(Memory Repair)的存储修复资料，也可用于存储芯片的资讯：如芯片可使用的电源电压，芯片的版本号、生产日期。在厂家生产好裸片(die)后，会进行测试，将芯片的资讯写到一次可编程模块中去。一次可编程模块的功能运作正确性决定包含一次可编程模块的芯片是否能够正常工作。另外为能够快速测试芯片，一次可编程模块通常还包含了许多测试功能。这些测试功能运作的正确性对筛选芯片以及芯片的正常工作都非常重要。为了提高芯片的流片成功率，如何测试一次可编程模块的设计成为一个重要的课题。

技术实现思路

[0003]有鉴于此，本专利技术一些实施例提供一种芯片设计验证系统、芯片设计验证方法与内储程序之计算机可读取记录介质，用于验证一待测模块，以改善现有技术问题。
[0004]本专利技术一实施例提供一种芯片设计验证系统，用于验证待测模块。其中，待测模块包含一次性可程序化模块、一寄存器模块以及寄存器控制电路。一次性可程序化模块，包含多个储存空间模块，每一储存空间模块具有一个唯一编号。寄存器模块包含多个寄存器。芯片设计验证系统包含代理模块与验证结果模块。代理模块包含序列器模块以及驱动模块，其中序列器模块经配置以启动序列模块，使序列模块产生多个测试数据组。其中每一个测试数据组都包含位置数据与资料数据。验证结果模块耦接代理模块与待测模块。芯片设计验证系统经配置以执行下列步骤：驱动模块将该些测试数据组传递给验证结果模块；驱动模块并执行写入程序以将该些测试数据组写入该些储存空间模块中；待测模块执行自动载入功能以将该些储存空间模块中储存的该些测试数据组对应载入该些寄存器模块；以及验证结果模块基于每一测试数据组的位置数据在该些寄存器模块内读取对应的多个第一读取值；验证结果模块比较该些测试数据组与该些第一读取值以判断自动载入功能是否正常。
[0005]本专利技术一实施例提供一种芯片设计验证方法。芯片设计验证方法包含以下步骤：驱动模块将该些测试数据组传递给验证结果模块；驱动模块并执行写入程序以将该些测试数据组写入该些储存空间模块中；待测模块执行自动载入功能以将该些储存空间模块中储存的该些测试数据组对应载入该些寄存器；以及验证结果模块基于每一测试数据组的位置
数据在该些寄存器内读取对应的多个第一读取值；验证结果模块比较该些测试数据组与该些第一读取值以判断自动载入功能是否正常。
[0006]本专利技术一实施例提供一种内储程序之计算机可读取介质，当一处理器载入该内储程序并执行后，使该处理器载入一待测模块档案，并在逻辑层面上配置前述待测模块与芯片设计验证系统，其中，该芯片设计验证系统经配置以执行下列步骤：驱动模块将该些测试数据组传递给验证结果模块；驱动模块并执行写入程序以将该些测试数据组写入该些储存空间模块中；待测模块执行自动载入功能以将该些储存空间模块中储存的该些测试数据组对应载入该些寄存器；以及验证结果模块基于每一测试数据组的位置数据在该些寄存器内读取对应的多个第一读取值；验证结果模块比较该些测试数据组与该些第一读取值以判断自动载入功能是否正常。
[0007]基于上述，本专利技术一些实施例提供一种芯片设计验证系统、芯片设计验证方法与内储程序之计算机可读取记录介质，借由配置芯片设计验证系统与待测模块并使芯片设计验证系统对待测模块写入测试数据并读出相关读取值可测试一次可编程模块的设计。
附图说明
[0008]图1为依据本专利技术一实施例所绘示的芯片设计验证系统与待测模块方块图。
[0009]图2为依据本专利技术一些实施例所绘示的芯片设计验证系统100运作示意图。
[0010]图3
‑
1为依据本专利技术一实施例所绘示的芯片设计验证系统与待测模块。
[0011]图3
‑
2为依据本专利技术一实施例所绘示的写入程序示意图。
[0012]图4
‑
1为依据本专利技术一实施例所绘示的芯片设计验证系统与待测模块。
[0013]图4
‑
2为依据本专利技术一实施例所绘示的间接存取模式示意图。
[0014]图5为依据本专利技术一实施例所绘示的芯片设计验证系统与待测模块。
[0015]图6为依据本专利技术的一些实施例所绘示的电子设备500的结构示意图。
[0016]图7为依据本专利技术一些实施例所绘示的芯片设计验证方法流程图。
[0017]图8为依据本专利技术一实施例所绘示的写入程序流程图。
[0018]图9为依据本专利技术一些实施例所绘示的芯片设计验证方法流程图。
[0019]图10为依据本专利技术一些实施例所绘示的间接存取模式验证方法。
[0020]图11为依据本专利技术一些实施例所绘示的修复读取模式验证方法流程图。
[0021]图12为依据本专利技术一实施例所绘示的芯片设计验证方法流程图。
[0022]图13为依据本专利技术一实施例所绘示的芯片设计验证方法流程图。
具体实施方式
[0023]有关本专利技术之前述及其他
技术实现思路
、特点与功效，在以下配合参考图式之实施例的详细说明中，将可清楚的呈现。图式中各元件的厚度或尺寸，系以夸张或省略或概略的方式表示，以供熟悉此技艺之人士之了解与阅读，且每个元件的尺寸并未完全为其实际的尺寸，并非用以限定本专利技术可实施之限定条件，故不具技术上之实质意义，任何结构之修饰、比例关系之改变或大小之调整，在不影响本专利技术所能产生之功效及所能达成之目的下，均仍应落在本专利技术所揭示之
技术实现思路
涵盖之范围内。在所有图式中相同的标号将用于表示相同或相似的元件。
[0024]图1系依据本专利技术一实施例所绘示的芯片设计验证系统与待测模块方块图。请参阅图1，芯片设计验证系统100用于验证待测模块106。其中，芯片设计验证系统100包含代理模块101与验证结果模块104。代理模块101包含序列器模块102以及驱动模块103，其中序列器模块102经配置以启动序列模块105使序列模块105产生多个测试数据组。在本实施例中，每一测试数据组包含位置数据与资料数据。验证结果模块104，耦接代理模块101与待测模块106。待测模块106包含一次性序列模块105、一寄存器模块109与寄存器控制电路111。一次性序列模块105包含多个储存空间模块108
‑
1～108
‑
N。每一个储存空间模块108...

【技术保护点】

【技术特征摘要】
1.一种芯片设计验证系统，用于验证一待测模块，其中该待测模块包含：一一次性可程序化模块，包含多个储存空间模块，每一该储存空间模块具有一编号；一寄存器模块，包含多个寄存器；以及一寄存器控制电路；该芯片设计验证系统包含：一代理模块，包含一序列器模块以及一驱动模块，其中该序列器模块经配置以启动一序列模块使该序列模块产生多个测试数据组，每一该测试数据组包含一位置数据与一资料数据；以及一验证结果模块，耦接该代理模块与该待测模块；其中，该芯片设计验证系统经配置以执行下列步骤：该驱动模块将所述多个测试数据组传递给该验证结果模块，并执行一写入程序以将所述多个测试数据组写入所述多个储存空间模块中；该待测模块执行一自动载入功能以将所述多个储存空间模块中储存的所述多个测试数据组对应载入所述多个寄存器；以及该验证结果模块基于每一该测试数据组的该位置数据在所述多个寄存器内读取对应的多个第一读取值，并且比较所述多个测试数据组与所述多个第一读取值以判断该自动载入功能是否正常。2.根据权利要求1所述的芯片设计验证系统，其中该写入程序包含：将所述多个测试数据组直接写入该一次性可程序化模块的所述多个储存空间模块中。3.根据权利要求1所述的芯片设计验证系统，其中该待测模块还包含：一写入寄存器模块，包含一位置寄存器模块与一资料寄存器模块；以及一触发寄存器；该写入程序包含对每一该测试数据组执行以下步骤：将一当前编号写入该位置寄存器模块；将该位置数据写入该资料寄存器模块；将一触发数据写入该触发寄存器以使该位置数据写入该储存空间模块中对应该当前编号的一第一储存空间模块；将一非触发数据写入该触发寄存器；将该当前编号的数值加一以作为该当前编号并将该当前编号写入该位置寄存器模块；将该资料数据写入该资料寄存器模块；以及将该触发数据写入该触发寄存器以使该资料数据写入所述多个储存空间模块中对应该当前编号的一第二储存空间模块。4.根据权利要求1所述的芯片设计验证系统，其中该芯片设计验证系统经配置以进一步执行下列步骤：该驱动模块执行该写入程序，将所述多个测试数据组写入该一次性可程序化模块的所述多个储存空间模块中，并将对应该写入程序的多个写入指令与对应所述多个写入指令的多个写入资料值传递到该验证结果模块；该驱动模块将一激励信号传递给该寄存器控制电以使该待测模块执行一重新自动载入功能以将所述多个储存空间模块中储存的所述多个测试数据组对应载入所述多个寄存器；在该待测模块进入一稳定状态后，该验证结果模块该验证结果模块基于对应所述多个
写入指令的所述多个写入资料值，在所述多个寄存器内读取对应的多个第二读取值；以及该验证结果模块基于所述多个写入指令、对应所述多个写入指令的所述多个写入资料值与所述多个第二读取值判断该重新自动载入功能是否正常。5.根据权利要求1所述的芯片设计验证系统，其中该待测模块还包含一间接存取寄存器模块与一状态记录寄存器模块；该芯片设计验证系统经配置以进一步执行下列步骤：该驱动模块对应该待测模块的一间接存取模式，修改所述多个储存空间模块中的一测试储存空间模块所储存的值；该验证结果模块对应该间接存取模式配置该间接存取寄存器模块以启动该待测模块的该间接存取模式；该验证结果模块读取该状态记录寄存器模块的至少一记录数值；以及该验证结果模块比对该测试储存空间模块对应于该间接存取模式的至少一参数以及该至少一记录数值以确认该间接存取模式是否正常运作。6.根据权利要求5所述的芯片设计验证系统，其中该间接存取模式为一修复读取模式，该至少一参数为该测试储存空间模块的该编号；该状态记录寄存器模...

【专利技术属性】
技术研发人员：沈祥华，邱栋，俞中英，周春怡，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：