像素电路和像素驱动设备制造技术

本公开涉及像素电路和像素驱动设备。在该技术中，两个LED并联排列并且以组合了PWM(脉冲宽度调制)方案和PAM(脉冲幅度调制)方案的混合方式选择性地使用，其中，所述PWM方案用于供给斜坡电压作为排列在像素内的晶体管的栅极电压并且用于在栅极电压变为等于阈值电压的时刻关断LED，所述PAM方案用于基于像素的灰度值来确定斜坡电压的起始值。度值来确定斜坡电压的起始值。度值来确定斜坡电压的起始值。

【技术实现步骤摘要】
像素电路和像素驱动设备


[0001]本公开涉及像素电路和像素驱动设备技术。

技术介绍

[0002]随着信息化的发展，正在开发能够使信息可视化的各种显示装置。液晶显示器(LCD)、有机发光二极管(OLED)显示装置和等离子体显示面板(PDP)显示装置是到当前为止已经开发的或正在开发的显示装置的代表性示例。正在开发这些显示装置以适当地显示高分辨率图像。
[0003]然而，上述显示装置在高分辨率方面具有优点，但缺点在于难以制造大尺寸的显示装置。例如，由于到当前为止开发的大型OLED显示装置具有80英寸(约2m)和100英寸(约2.5m)的尺寸，因此它们不适合制成具有大于10m的宽度的大型显示装置。
[0004]作为用于解决这样的大尺寸问题的方法，最近对发光二极管(LED)显示装置的兴趣正在增大。在LED显示装置技术中，可以通过布置所需数量的模块化LED像素来配置单个大面板。可替代地，在LED显示装置技术中，可以通过布置所需数量的包括多个LED像素的单元面板来配置单个大面板结构。如上所述，在LED显示装置技术中，通过根据需要布置尽可能多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，包括：第一路径电路，其包括串联排列在高驱动电压与低驱动电压之间的第一晶体管和第二晶体管，并且具有形成在所述第一晶体管与所述第二晶体管之间的第一节点；以及第二路径电路，其包括串联排列在所述高驱动电压和所述低驱动电压之间的第三晶体管、第四晶体管和第一LED以及与所述第三晶体管、所述第四晶体管和所述第一LED并联排列的第五晶体管、第六晶体管和第二LED，其中，所述第三晶体管和所述第五晶体管的栅极电连接到所述第一节点，并且所述第四晶体管和所述第六晶体管仅其中之一被选择，使得所述第一LED或所述第二LED发光，其中，随时间增大或减小的斜坡电压供给到所述第二晶体管的栅极，并且所述斜坡电压的起始值基于所述像素的灰度值来确定。2.根据权利要求1所述的像素电路，其中，所述第二晶体管的栅极
‑
源极电压根据所述斜坡电压而增大或减小，并且在所述栅极
‑
源极电压变得等于所述第二晶体管的阈值电压的时刻LED关断。3.根据权利要求1所述的像素电路，其中，用于像素的控制周期被划分为初始化时间段、程序时间段和发光控制时间段，其中，在所述程序时间段期间将与所述像素的灰度值相对应的初始电压写入到所述像素上，并且在所述发光控制时间段的早期阶段根据所述初始电压设置所述起始值。4.根据权利要求3所述的像素电路，其中，电容器排列在所述第二晶体管的栅极和数据线之间，并且所述初始电压被写入到所述电容器上。5.根据权利要求4所述的像素电路，其中，在所述发光控制时间段的早期阶段，将供给至所述数据线的数据电压改变为恒定电压，并且此后，所述数据电压以恒定梯度增大或减小。6.一种像素电路，包括：第一路径电路，其包括用于控制向第一节点供给高驱动电压的第一晶体管以及用于控制向所述第一节点供给低驱动电压的第二晶体管；以及第二路径电路，其包括用于控制向第一LED的阳极供给所述高驱动电压的第三晶体管、排列在所述第一LED和所述第三晶体管之间的第四晶体管、用于控制向与所述第一LED并联排列的第二LED的阳极供给所述高驱动电压的第五晶体管、排列在所述第二LED和所述第五晶体管之间的第六晶体管、以及用于控制向所述第一LED和所述第二LED的阴极供给所述低驱动电压的第七晶体管，其中，所述第三晶体管和所述第四晶体管的栅极电连接到所述第一节点，并且所述第四晶体管和所述第六晶体管仅其中之一被选择，其中，一旦在所述第一节点处形成所述高驱动电压，则所述第三晶体管和所述第五晶体管导通，并且当在所述第三晶体管和所述第五晶体管导通的情况下仅选择所述第四晶体管或所述第六晶体管以向所述第一LED和所述第二LED中的一个LED的阴极供给所述低驱动电压时，所述第一LED或所述第二LED发光，以及其中，随时间增大或减小的斜坡电压供给到所述第二晶体管的栅极，并且所述斜坡电压的起始值基于像素的灰度值来确定。7.根据权利要求6所述的像素电路，还包括连接控制晶体管，所述连接控制晶体管的一侧连接到所述第二晶体管和所述第七晶体管，并且所述连接控制晶体管的另一侧连接到所
述低驱动电压，用于控制所述第一路径电路和所述第二路径电路之间的连接以及所述低驱动电压。8.根据权利要求7所述的像素电路，还包括用于控制所述第二晶体管的栅极与漏极之间的连接的第八晶体管，其中，当在所述连接控制晶体管关断的情况下所述第一晶体管和所述第八晶体管导通时，所述第二晶体管的栅极
‑
源极电压变为等于所述第二晶体管的阈值电压。9.根据权利要求7所述的像素电路，还包括用于控制所述第七晶体管的栅极与漏极之间的连接的第九晶体管，其中，当在所述连接控制晶体管关断的情况下所述第三晶体管和所述第九晶体管导通时，所述第七晶体管的栅极
‑
源极电压变为等于所述第七晶体管的阈值电压。10.根据权利要求6所述的像素电路，还包括排列在所述第二晶体管的栅极和数据线之间的第一电容器，其中，阈值电压写入到所述第二晶体管的栅极
‑
源极上，初始电压写入到所述第一电容器上，并且然后...

【专利技术属性】
技术研发人员：金源渊，请求不公布姓名，
申请(专利权)人：LX半导体科技有限公司，
类型：发明
国别省市：