一种自适应同步并行总线接口装置及时序校准方法制造方法及图纸

本发明专利技术公开了一种自适应同步并行总线接口装置及时序校准方法，发射设备和接收设备；发射设备包括校准数据发送模块、数据选择模块和时钟模块；接收设备包括校准控制模块、序列校验模块、时序调整模块和接收数据选择模块；校准数据发送模块输出端连接数据选择模块输入端，时钟模块和数据选择模块输出端均连接时序调整模块输入端，时序调整模块输出端连接接收数据选择模块输入端，接收数据选择模块输出端连接序列校验模块输入端，序列校验模块输出端连接校准控制模块输入端，校准控制模块输出端分别与时钟模块时序调整模块和接收数据选择模块输入端连接，自适应性强，使用过程中不需要人为干扰，灵活度高，时钟数据可独立调节。时钟数据可独立调节。时钟数据可独立调节。

【技术实现步骤摘要】
一种自适应同步并行总线接口装置及时序校准方法


[0001]本专利技术属于有线数字通信领域，涉及一种自适应同步并行总线接口装置及时序校准方法。

技术介绍

[0002]目前在有线数字通信系统中，并行同步总线接口应用仍然十分广泛。现有总线协议主要以单时钟，多数据并行传输模式，多应用于LVDS同步时钟传输，同步并口传输等。随着系统吞吐量、速率的增加，对总线信号完整性(信号时序)有了越来越高的要求。如能严格按照接口要求进行布局布线，一般情况下传输是稳定的。然而，在实际工程实践中，并非所有应用场景都能按照总线要求进行布局布线，例如由于板卡的小型化，难以满足数据等长布线，高温环境下和低温环境下，器件并行数据收发时序产生变化，都会产生误码。
[0003]因此当前总线存在下面一些问题：
[0004]1.布局布线要求高。时序要求高，布线有等长等约束，有些小型化场景无法满足。
[0005]2.校正时序工作繁琐困难。大多使用延迟数据，需要高精度大带宽示波器观测延迟时间，进行调整。硬件一旦确定，调试过程中，发现时序问题，硬件也无法更改走线。在高低温环境下，引起设备收发异常，导致常温调试好的数据，在高低温环境下可能存在误码，稳定性差等现象。
[0006]3.对器件的一致性有要求，兼容性差，调节复杂，自适应差，影响成品率。
[0007]4.即使用一些自适应调整方法，还要求数据线之间具有同步相位，即要求数据线等长。

技术实现思路

[0008]本专利技术的目的在于克服上述现有技术的缺点，提供一种自适应同步并行总线接口装置及时序校准方法，自适应性强，使用过程中不需要人为干扰，灵活度高，时钟数据可独立调节。
[0009]为达到上述目的，本专利技术采用以下技术方案予以实现：
[0010]一种自适应同步并行总线接口装置，包括发射设备和接收设备；
[0011]发射设备包括校准数据发送模块、数据选择模块和时钟模块；接收设备包括校准控制模块、序列校验模块、时序调整模块和接收数据选择模块；
[0012]校准数据发送模块输出端连接数据选择模块输入端，时钟模块和数据选择模块输出端均连接时序调整模块输入端，时序调整模块输出端连接接收数据选择模块输入端，接收数据选择模块输出端连接序列校验模块输入端，序列校验模块输出端连接校准控制模块输入端，校准控制模块输出端分别与时钟模块时序调整模块和接收数据选择模块输入端连接；
[0013]校准数据发送模块用于发射预设数据，时钟模块用于产生随路数据时钟，数据选择模块用于接收业务数据并控制业务数据和校准数据的切换；
[0014]校准控制模块用于根据接收数据在序列校验模块中反馈的校验结果，控制时序调整模块做出相应延迟控制，时序调整模块用于根据校准控制模块对数据和/或时钟进行时序调整，序列校验模块用于校验采样是否得到正确的接收数据，接收数据选择模块用于在校准控制模块的控制下，选择将接收到的数据送给序列校验模块或以业务数据形式输出。
[0015]一种基于上述装置的自适应时序校准方法，包括以下过程：
[0016]S1，校准控制模块设置为时序校准模式，数据源选择多路校准数据，发送多路校准数据；
[0017]S2，校准控制模块设置为时序校准模式，数据输出至序列校验模块，接收多路校准数据，多路校准数据进行比对；
[0018]S3，序列校验模块向校准控制模块反馈校验信息，若每一路都通过，则认为该时序配置模式是可行的，锁存此刻的该时序配置参数；
[0019]S4，调整数据或时钟的延迟，重复S1～S3步，记录该状态下的校验结果和配置；
[0020]S5，在可行的配置中，选取时序余量最大的配置作为正常业务模式的配置；
[0021]S6，接收设备和发送设备进入正常业务模式，数据选择正常业务数据，校准结束。
[0022]优选的，校准数据为并行发送的8路方波信号。
[0023]优选的，预设数据为固定数据、伪随机数据或递增数据。
[0024]优选的，S3中，校验信息为数据是否为00和FF交替变化。
[0025]优选的，若校验结果不正确，校准控制模块将该路的校准数据延迟数值调整后发送给时序调整模块，序列校验模块对新时延下的采样数据进行校验，直到校验结果正确。
[0026]进一步，新时延下的校验结果正确后，将正确的延迟数值锁存，继续累加延迟校准，将校准正确的结果值按顺序锁存，在正确值中任意选取作为延迟数值进行配置。
[0027]进一步，若调整了一个周期，校准结果仍然不正确，则使用延迟时钟法，将延迟数值发送至时钟模块，序列校验模块对新的时延数据继续执行校准流程，将延迟数值累加，直到校验结果正确。
[0028]优选的，时序校准结束后，当存在下述任意一种情况时，再次时序校准；
[0029]在使用的过程中，数据和预期的结果的不一致；检测到环境温度的变化；业务数据的结果不理想，校准结果不满足；空闲期间，达到设定时间。
[0030]与现有技术相比，本专利技术具有以下有益效果：
[0031]本专利技术所述装置自适应性强，使用过程中不需要人为干扰，灵活度高，时钟数据可独立调节。兼容性强，对于批量设备，提高成品率。可移植性强，模块化程度高等优势。每一路数据都有一个时钟进行独立优化，自由度高，更灵活；环境适应性好，对并行总线等长没有要求，布局布线方便；可以更换任意批次、不同厂家的器件，对器件一致性可以不要求，兼容性好。
附图说明
[0032]图1为本专利技术的同步并行总线接口装置示意图；
[0033]图2为本专利技术的时序调整图；
[0034]图3为本专利技术的自适应校准框图；
[0035]图4为本专利技术的控制流程框图。
具体实施方式
[0036]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例；基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0037]需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向，词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
[0038]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0039]如图1所示，为本专利技术所述的自适应同步并行总线接口装置，包括发射设备和接收设备。
[0040]发射设备包括校准数据发送模块、数据选择模块和时钟模块。
[0041]接收设备包括校准控制模块、序列校验模块、时序调整模块和接收数据选择模块。
[0042]校准数据发送模块输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自适应同步并行总线接口装置，其特征在于，包括发射设备和接收设备；发射设备包括校准数据发送模块、数据选择模块和时钟模块；接收设备包括校准控制模块、序列校验模块、时序调整模块和接收数据选择模块；校准数据发送模块输出端连接数据选择模块输入端，时钟模块和数据选择模块输出端均连接时序调整模块输入端，时序调整模块输出端连接接收数据选择模块输入端，接收数据选择模块输出端连接序列校验模块输入端，序列校验模块输出端连接校准控制模块输入端，校准控制模块输出端分别与时钟模块时序调整模块和接收数据选择模块输入端连接；校准数据发送模块用于发射预设数据，时钟模块用于产生随路数据时钟，数据选择模块用于接收业务数据并控制业务数据和校准数据的切换；校准控制模块用于根据接收数据在序列校验模块中反馈的校验结果，控制时序调整模块做出相应延迟控制，时序调整模块用于根据校准控制模块对数据和/或时钟进行时序调整，序列校验模块用于校验采样是否得到正确的接收数据，接收数据选择模块用于在校准控制模块的控制下，选择将接收到的数据送给序列校验模块或以业务数据形式输出。2.一种基于权利要求1所述装置的自适应时序校准方法，其特征在于，包括以下过程：S1，校准控制模块设置为时序校准模式，数据源选择多路校准数据，发送多路校准数据；S2，校准控制模块设置为时序校准模式，数据输出至序列校验模块，接收多路校准数据，多路校准数据进行比对；S3，序列校验模块向校准控制模块反馈校验信息，若每一路都通过，则认为该时序配置模式是可行的，锁存此刻的该时序配置参数；S4，调整数据或时钟的延迟，重复S...

【专利技术属性】
技术研发人员：王晨，杜海龙，张志军，李庆，张延科，
申请(专利权)人：西安思丹德信息技术有限公司，
类型：发明
国别省市：