任务处理方法、芯片、多芯片模块、电子设备和存储介质技术

一种用于多芯片模块的任务处理方法、用于芯片的任务处理方法、芯片、多芯片模块、电子设备和计算机可读存储介质。该用于多芯片模块的任务处理方法包括：N个芯片中的每个芯片获取各自与当前任务队列相关的子队列信息，当前任务队列包括按照执行顺序排列的多个任务和同步命令，每个任务包括分别配置为由N个芯片执行的N个子任务；每个芯片根据各自的子队列信息，按执行顺序依次执行当前任务队列中的相应子任务；每个芯片响应于执行至同步命令，确认N个芯片是否均执行完当前任务队列中位于同步命令之前的相应子任务，若是，则结束同步命令，以执行位于同步命令之后的相应子任务。该方法可以实现多个芯片间的同步。可以实现多个芯片间的同步。可以实现多个芯片间的同步。

【技术实现步骤摘要】
任务处理方法、芯片、多芯片模块、电子设备和存储介质


[0001]本公开的实施例涉及一种用于多芯片模块的任务处理方法、用于芯片的任务处理方法、芯片、多芯片模块、电子设备和计算机可读存储介质。

技术介绍

[0002]随着各种需求的不断增加，要求芯片具有更高的处理能力。DSA(Domain Specific Accelerators)芯片是在通用处理的基础上，扩展出面向某些领域的加速器，以提升解决该领域问题的效率，例如，包括TPU(Tensor Processing Unit，张量处理单元)芯片、NPU(Neural
‑
network Processing Unit，网络处理器)芯片和用于特殊应用场景计算的ASIC(Application Specific Integrated Circuit，专用集成电路)芯片等。由于需求的多样性，对单一芯片的需求量并不大，而且要求算力可以合理配置，因此，可以将某种DSA芯片与其他芯片(例如，CPU(Central Processing Unit，中央处理器)芯片、GPU(Graphics Pro本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于多芯片模块的任务处理方法，其中，所述多芯片模块包括N个芯片，所述方法包括：所述N个芯片中的每个芯片获取各自与当前任务队列相关的子队列信息，其中，所述当前任务队列包括按照执行顺序排列的多个任务和位于所述多个任务之间的同步命令，所述多个任务中的每个包括N个子任务，所述N个子任务分别配置为由所述N个芯片执行；所述每个芯片根据各自的子队列信息，按所述执行顺序依次执行所述当前任务队列中的相应子任务；所述每个芯片响应于执行至所述同步命令，确认所述N个芯片是否均执行完所述当前任务队列中位于所述同步命令之前的相应子任务，若确认所述N个芯片均执行完所述当前任务队列中位于所述同步命令之前的相应子任务，则结束所述同步命令，以执行位于所述同步命令之后的相应子任务，其中，N为大于1的整数。2.根据权利要求1所述的方法，其中，所述N个芯片包括主芯片和至少一个从芯片；所述每个芯片响应于执行至所述同步命令，确认所述N个芯片是否均执行完所述当前任务队列中位于所述同步命令之前的相应子任务，包括：所述至少一个从芯片中的每个从芯片响应于执行至所述同步命令，确认所述从芯片自身是否执行完位于所述同步命令之前的相应子任务；若确认已执行完位于所述同步命令之前的相应子任务，则发送第一同步信号至所述主芯片；若接收到所述主芯片发送的第二同步信号，则结束所述同步命令；其中，所述第二同步信号表征所述主芯片已接收到全部所述至少一个从芯片发送的所述第一同步信号。3.根据权利要求2所述的方法，其中，所述每个芯片响应于执行至所述同步命令，确认所述N个芯片是否均执行完所述当前任务队列中位于所述同步命令之前的相应子任务，包括：所述主芯片响应于执行至所述同步命令，确认所述主芯片自身是否执行完位于所述同步命令之前的相应子任务；若确认已执行完位于所述同步命令之前的相应子任务，则查看是否已接收到全部所述至少一个从芯片发送的所述第一同步信号；若已接收到全部所述至少一个从芯片发送的所述第一同步信号，则向所述每个从芯片发送所述第二同步信号，并结束所述同步命令。4.根据权利要求2所述的方法，其中，所述每个从芯片具有与所述当前任务队列相关的从同步寄存器，所述从同步寄存器至少包括与所述从芯片对应的位和与所述主芯片对应的位，所述与所述从芯片对应的位和所述与所述主芯片对应的位均具有初始值；对于所述每个从芯片，若确认已执行完位于所述同步命令之前的相应子任务，则发送第一同步信号至所述主芯片，包括：若确认已执行完位于所述同步命令之前的相应子任务，将所述从同步寄存器中与所述从芯片对应的位从所述初始值变更为目标值，并发送所述第一同步信号至所述主芯片；若接收到所述主芯片发送的第二同步信号，则结束所述同步命令，包括：
响应于接收到所述主芯片发送的第二同步信号，将所述从同步寄存器中与所述主芯片对应的位从所述初始值变更为所述目标值；查询所述从同步寄存器的值，若所述从同步寄存器中与所述从芯片对应的位和与所述主芯片对应的位均为所述目标值，则结束所述同步命令。5.根据权利要求3所述的方法，其中，所述主芯片具有与所述当前任务队列相关的主同步寄存器，所述主同步寄存器包括分别与所述N个芯片对应的N个位，所述N个位均具有初始值；对于所述主芯片，若确认已执行完位于所述同步命令之前的相应子任务，则查看是否已接收到全部所述至少一个从芯片发送的所述第一同步信号，包括：若确认已执行完位于所述同步命令之前的相应子任务，将所述主同步寄存器中与所述主芯片对应的位从所述初始值变更为目标值，并在每接收到一个所述从芯片发送的所述第一同步信号后，将所述主同步寄存器中与所述从芯片对应的位从所述初始值变更为所述目标值，直至接收全部所述至少一个从芯片发送的所述第一同步信号后，所述主同步寄存器的所述N个位均变更为所述目标值；查询所述主同步寄存器的值，若所述主同步寄存器的所述N个位均为所述目标值，则确认已接收到全部所述至少一个从芯片发送的所述第一同步信号。6.根据权利要求1所述的方法，其中，所述N个芯片配置为与任务发起装置通信；所述任务处理方法还包括：所述每个芯片在完成所述当前任务队列中每个任务的相应子任务后，向所述任务发起装置发送完成信息，以使所述任务发起装置确认所述每个任务是否完成。7.根据权利要求6所述的方法，其中，所述当前任务队列包括第一任务，所述任务发起装置针对所述第一任务预存任务状态值；所述每个芯片在完成所述当前任务队列中每个任务的相应子任务后，向所述任务发起装置发送完成信息，以使所述任务发起装置确认所述每个任务是否完成，包括：所述每个芯片在完成所述第一任务的相应子任务后，对所述任务状态值执行一次运算操作，以更改所述任务状态值，直至全部所述N个芯片均执行所述运算操作后，所述任务状态值被变更为完成值，以使所述任务发起装置根据所述任务状态值是否为所述完成值来确定所述第一任务是否完成。...

【专利技术属性】
技术研发人员：卢一帆，潘于，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：