一种基于UVM的可重用的寄存器性能交互验证系统及其应用技术方案

本发明专利技术设计集成电路设计领域，具体涉及一种基于UVM的可重用的寄存器性能交互验证系统及其应用。该验证系统应用于一个包含主机和从机的验证设备中。验证系统采用system verilog语言编写，并基于UVM库创建，运行于验证设备的主机中。从机与主机采用接口通信连接；从机为使用verilog或者system verilog语言编写的RTL设计方案。本发明专利技术提供的寄存器性能交互验证系统包括：配置模块、测试用例模块、激励序列库模块、验证层，以及事务级建模通信单元。该验证系统不用更改内部代码，只需要对主、从机之间的通信内容进行配置即可用于其它项目验证。因此，本发明专利技术可以解决现有芯片设计过程中，验证系统和工具在不同项目间无法重用导致的项目的仿真和验证成本较高的问题。目的仿真和验证成本较高的问题。目的仿真和验证成本较高的问题。

【技术实现步骤摘要】
一种基于UVM的可重用的寄存器性能交互验证系统及其应用


[0001]本专利技术设计集成电路设计领域，具体涉及一种基于UVM的可重用的寄存器性能交互验证系统及其应用。

技术介绍

[0002]芯片作为现代科学技术和科技产品信息化、智能化的重要支撑和核心技术组成部分，在国家科学技术战略中有着举足轻重的地位。芯片设计与生产是个高技术、高投入、高风险的产业，特别是在新工艺下，单款芯片产出的资金投入甚至高达千万级别，往往集成电路开发全流程中一个微小的错误就有可能使生产的芯片性能不达标，前期的所有工作功亏一篑。
[0003]芯片的设计从架构设计开始，然后经过算法仿真，仿真正确后开始制定设计规格书，并根据这个设计规格书进行RTL(Register Transfer Level，寄存器传输级)设计。设计方案形成后还需要对RTL代码进行仿真验证，检验RTL设计的正确性，并以设计规格书为标准验证设计方案设计是否精确地满足了规格中的所有要求。最终，经过设计方案和仿真验证反复迭代，直到验证结果显示完全符合规格标准，接下来再进行逻辑综合、静态时序分析、形式验证、布本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于UVM的可重用的寄存器性能交互验证系统，其特征在于：其应用于一个包含主机和从机的验证设备中；所述基于UVM的可重用的寄存器性能交互验证系统采用system verilog语言编写，并基于UVM库创建，运行于验证设备的主机中；所述从机与主机采用接口通信连接；所述从机为使用verilog或者system verilog语言编写的RTL设计方案；所述基于UVM的可重用的寄存器性能交互验证系统包括：配置模块，其用于根据当前连接的从机以及对应验证任务创建相应的配置文件，进而在配置文件中对信息库文件、定义库文件进行声明；所述配置模块还用于例化主机和从机之间的虚拟接口；测试用例模块，其用于建立主机与从机在验证阶段所需的各个测试用例，测试用例用于实例化验证阶段所需的各项指令；激励序列库模块，其内包含根据各个测试用例生成的大量激励序列，每个激励序列又包含了主机从机之间通信所要传输的所有信息；所述激励序列库模块利用一系列的激励序列构成验证不同寄存器功能所需的序列库；验证层，其内包含用于执行验证任务的所有功能模块，包括代理器、寄存器模型、自对比较器和先入先入队列；其中，代理器中包含序列发生器、驱动器、监测器；所述序列发生器负责数据传输，进而将激励序列库模块中的序列信息按照从机的需求按顺序依次发送至驱动器；所述驱动器定义不同命令下的函数，把序列信息驱动到主机与从机的接口上，进而通过虚拟接口在代理器和从机间实现信号的双向传输；监测器与主机和从机间的接口相连，并采集接口间信号线上信息，对驱动器在验证阶段发出的信号的功能和时序进行校验；所述寄存器模型用于模拟待测设计中的实际寄存器；进而根据从机在验证阶段反馈到主机的信号，在主机中实现对待测寄存器全功能验证过程的虚拟操作；驱动器还通过所述先入先出队列与自动比较器连接，以实现驱动器在向从机发送信号的同时可以按顺序将待验证的发送信息同时发送给自动比较器；所述自动比较器还接收来自寄存器模块的反馈信息，并将接收到的发送信号和反馈信息进行对比，若二者相同则验证正确，否则验证错误；以及事务级建模通信单元，其用于在验证层中实例化的代理器与驱动器内部、代理器与先入先出队列之间，以及先入先出队列与自动比较器之间实现通信连接；保障驱动器与自动比较器间的信息通信。2.如权利要求1所述的基于UVM的可重用的寄存器性能交互验证系统，其特征在于：所述信息库文件派生于对象类，在信息库文件中定义了整个寄存器性能交互验证系统需要的所有固定信息；包括：读写数据的长度，读写数据的个数，主从机交互时的命令和反馈的格式；信息库文件将所述固定信息定义为本地变量，并使用自动域机制来将这些变量注册到整个寄存器性能交互验证系统中，以供所有组件使用。3.如权利要求1所述的基于UVM的可重用的寄存器性能交互验证系统，其特征在于：定义库文件是为了能够更方便地观测验证结果而编写的；所述定义库文件定义了信号线上反馈信号的采样规则，并采用枚举类型对验证阶段的每一个状态进行定义；定义库文件中包含主机发送的各个命令状态，从机反馈的各个命令状态，主机发送各个命令的地址状态；以使得验证过程调试波形中的所有交互的信号均与各个命令的不同进度相对应。4.如权利要求1所述的基于UVM的可重用的寄存器性能交互验证系统，其特征在于：主机与从机之间的接口中包含所有需要用到的从机接口信号的定义，以实现主机与从机之间
的数据通信；虚拟接口则用于在各个寄存器芯片验证过程中对主机和从机间的通信链路进行实例化，以保证在在从机发生改变时，只需要对虚拟接口进行更改，即可通过UV...

【专利技术属性】
技术研发人员：蔺智挺，陈琳，吴秀龙，彭春雨，赵强，戴成虎，卢文娟，周永亮，李鑫，郝礼才，刘玉，
申请(专利权)人：安徽大学，
类型：发明
国别省市：