用于FPGA芯片的固件管理装置、方法、FPGA加速卡及电子设备制造方法及图纸

本发明专利技术公开了一种用于FPGA芯片的固件管理装置、方法、FPGA加速卡及电子设备，其中，固件管理装置包括第一存储器、第二存储器、逻辑执行单元和控制单元，如果第一存储器中的固件策略参数用于表征固件防篡改模式，控制单元向逻辑执行单元发送第一导通控制指令，导通第二存储器和FPGA芯片之间的通路，FPGA芯片加载加速卡固件完成后，控制单元向逻辑执行单元发送第一断开控制指令，断开第二存储器和FPGA芯片之间的通路。FPGA芯片加载加速卡固件完成后，断开第二存储器和FPGA芯片之间的通路，保障第二存储器中的加速卡固件无法被篡改，从而保障加速卡正常运行，该加速卡可以在执行隐私计算任务或联邦学习任务时进行隐私数据推荐。任务或联邦学习任务时进行隐私数据推荐。任务或联邦学习任务时进行隐私数据推荐。

【技术实现步骤摘要】
用于FPGA芯片的固件管理装置、方法、FPGA加速卡及电子设备


[0001]本专利技术涉及电子电路
，特别涉及一种用于FPGA芯片的固件管理装置、方法、FPGA加速卡及电子设备。

技术介绍

[0002]加速卡是通过信号接口与服务器相连的电子设备，并通过信号接口与服务器进行数据交换和通信。加速卡固件是指存放在加速卡的Flash中的现场可编程门阵列(Field Programmable Gate Array，FPGA)程序，是加速卡正常运行的基础。
[0003]在相关技术中，通常以加速卡为载体实现隐私计算平台，将与隐私数据相关的处理放置在加速卡上进行，从而确保隐私数据不会被泄露，使得隐私计算更为安全可靠。
[0004]加速卡中，存储固件的Flash与FPGA芯片之间通过队列串行外设接口(Queued Serial Peripheral Interface，QSPI)连接，在加速卡上电时，FPGA芯片会读出存放在Flash中的加速卡固件，并进行配置和运行。现有技术中，如果Flash中存储的加速卡固件被篡改，则FPGA芯片加载的固本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于FPGA芯片的固件管理装置，其特征在于，该装置包括：第一存储器、第二存储器、逻辑执行单元和控制单元；所述控制单元的第一端与所述第一存储器信号连接，所述控制单元的第二端与所述逻辑执行单元的控制端信号连接，所述控制单元的第三端与FPGA芯片的第一端信号连接；所述逻辑执行单元的第一导通端与所述第二存储器信号连接，所述逻辑执行单元的第二导通端与所述FPGA芯片的第二端信号连接；所述第一存储器用于存储至少一个固件策略参数，所述固件策略参数包括用于表征固件防篡改模式的第一固件策略参数；所述第二存储器用于存储加速卡固件；所述控制单元被配置为，获取所述固件策略参数，当所述固件参数为第一固件策略参数时，向所述逻辑执行单元发送第一导通控制指令，以及在接收到所述FPGA芯片发送的第一完成信号后，向所述逻辑执行单元发送第一断开控制指令，其中，所述第一完成信号用于表征所述FPGA芯片加载所述加速卡固件的动作完成；所述逻辑执行单元被配置为，接收到所述第一导通控制指令后，导通所述第二存储器和所述FPGA芯片之间的通路，以及在接收到所述第一断开控制指令后，断开所述第二存储器和所述FPGA芯片之间的通路。2.如权利要求1所述的装置，其特征在于，该装置还包括用于存储加速卡备份固件的第三存储器；所述逻辑执行单元的第三导通端与所述第三存储器信号连接；所述控制单元还被配置为，当所述固件策略参数为第一固件策略参数时，向所述逻辑执行单元发送第二断开控制指令；所述逻辑执行单元还被配置为，接收到所述第二断开控制指令后，断开所述第三存储器和所述FPGA芯片之间的通路。3.如权利要求2所述的装置，其特征在于，所述固件策略参数还包括用于表征固件防篡改模式和固件自动恢复模式的第二固件策略参数；所述控制单元还被配置为，当所述固件策略参数为第二固件策略参数时，向所述逻辑执行单元发送所述第一导通控制指令和所述第二断开控制指令；若在预设时长内未接收到所述第一完成信号，则向所述逻辑执行单元发送所述第一断开控制指令、第二导通控制指令，以及向所述FPGA芯片发送重加载指令，其中，所述第二固件策略参数用于表征固件防篡改模式和固件自动恢复模式；所述逻辑执行单元还被配置为，在接收到所述第二导通控制指令后，导通所述第三存储器和所述FPGA芯片之间的通路。4.如权利要求3所述的装置，其特征在于，所述控制单元还被配置为，向所述FPGA芯片发送重加载指令后，若接收到所述FPGA芯片发送的第二完成信号，则向所述逻辑执行单元发送所述第二断开控制指令，其中，所述第二完成信号用于表征所述FPGA芯片重加载所述加速卡备份固件的动作完成。5.如权利要求2所述的装置，其特征在于，所述固件策略参数还包括用于表征固件开发板模式的第三固件策略参数；
所述控制单元还被配置为，当所述固件策略参数为第三固件策略参数时，向所述逻辑执行单元发送所述第一导通控制指令，以及向所述逻辑执行单元发送所述第二断开控制指令。6.如权利要求3所述的装置，其特征在于，所述固件策略参数还包括用于表征固件开发板模式和固件自动恢复模式的第四固件策略参数；所述控制单元还被配置为，当所述固件策略参数为第四固件策略参数时，向所述逻辑执行单元发送所述第一导通控制指令和所述第二断开控制指令；若在预设时长内未接收到所述第一完成信号，则向所述逻辑执行单元发送所述第一断开控制指令、所述第二导通指令，以及向所述FPGA芯片发送重加载指令。7.如权利要求1～6任一所述的装置，其特征在于，所述装置还包括与所述FPGA芯片的第三端信号连接的PCIE接口；所述控制单元还被配置为，通过所述PCIE接口和所述FPGA芯片接收到固件策略参数升级信息后，根据所述固件策略参数升级信息更改所述第一存储器中存储的固件策略参数。8.如权利要求1～6任一所述的装置，其特征在于，所述第二存储器为Flash存储器，和/或所述第三存储器为Flash存储器。9.如权利要求1～6任一所...

【专利技术属性】
技术研发人员：张迪，
申请(专利权)人：深圳致星科技有限公司，
类型：发明
国别省市：