一种电路板总成及电路板总成的制作方法技术

本发明专利技术公开了一种电路板总成及电路板总成的制作方法，该电路板总成包括：电路板，内部设置有至少一个走线层，所述走线层内设置有讯号线；掩埋槽，开设在所述电路板上；所述掩埋槽与所述走线层连通，所述掩埋槽中露出所述讯号线的焊接段；高速连接器，设置在所述电路板上，且所述高速连接器的引脚伸入所述掩埋槽中与所述焊接段连接。本实施例无需额外增加换层过孔，从而避免了换层过孔带来的阻抗不连续性。同时，由于在本发明专利技术实施例中是直接在掩埋槽中将高速连接器的引脚与走线层内的讯号线连接，所以无需在电路板的表层进行走线，这样的话，也可以避免在电路板的表层走线带来的增加设计叠层层面，同时也可以减少走线长度，降低链路损耗。路损耗。路损耗。

【技术实现步骤摘要】
一种电路板总成及电路板总成的制作方法


[0001]本专利技术涉及电子电路
，具体涉及一种电路板总成及电路板总成的制作方法。

技术介绍

[0002]在Incloud服务器设计中，尤其高速信号互联拓扑链路中，一直存在串扰问题。目前在高速互联架构中，针对高速信号连接器，通常采用表贴连接器，表贴连接器比通孔焊接连接器有较好的信号完整性。
[0003]现有技术中，因为高速信号趋向于内层布线，在内层走线连接到表贴连接器的表层引脚时，会在电路板上增加换层过孔，如图1所示，而增加隔层过孔会带来阻抗不连续的问题。

技术实现思路

[0004]因此，本专利技术要解决的技术问题在于现有技术中存在的电路板上增加换层过孔会带来阻抗不连续的问题，从而提供一种电路板总成及电路板总成的制作方法。
[0005]为实现上述目的，本专利技术实施例提供了一种电路板总成，该电路板总成包括：电路板，内部设置有至少一个走线层，所述走线层内设置有讯号线；
[0006]掩埋槽，开设在所述电路板上；所述掩埋槽与所述走线层连通，所述掩埋槽中露出所述讯号线的焊接段；
[0007]高速连接器，设置在所述电路板上，且所述高速连接器的引脚伸入所述掩埋槽中与所述焊接段连接。
[0008]可选地，该电路板总成还包括：
[0009]固定件，将所述高速连接器固定在所述电路板上。
[0010]可选地，所述固定件由绝缘材质构成。
[0011]可选地，所述绝缘材质为树脂，所述树脂填充在所述掩埋槽中，并将所述高速连接器固定在所述电路板上。
[0012]可选地，所述掩埋槽开设在所述高速连接器的两侧，且位于所述引脚的下方。
[0013]可选地，所述电路板内部设置有多个走线层。
[0014]可选地，所述高速连接器中设置有两排导电件，两排所述导电件露出所述高速连接器的部分形成为两排所述引脚。
[0015]可选地，所述引脚的长度与所述掩埋槽的深度相匹配。
[0016]可选地，所述高速连接器为压接连接器、表贴连接器和通孔焊接连接器中的任意一种或多种。
[0017]本专利技术实施例还提供了一种电路板总成的制作方法，该制作方法应用于上述任一项实施例所述的电路板总成中，该制作方法包括：
[0018]在设计电路板图纸时，将高速连接器的引脚符号预先设置在电路板内部的走线
层；
[0019]根据电路板图纸加工所述电路板；
[0020]加工出电路板之后，在所述引脚符号处开设掩埋槽，使所述掩埋槽与所述走线层连通，所述掩埋槽中露出讯号线的焊接段；
[0021]将所述高速连接器的引脚与讯号线的焊接段进行焊接。
[0022]可选地，在所述将所述高速连接器的引脚与讯号线的焊接段进行焊接之后，还包括：
[0023]向所述掩埋槽填充树脂进行掩埋，等待所述树脂凝固，即制作完成。
[0024]可选地，该制作方法还包括：获取引脚符号与所述电路板的表层之间的距离，即掩埋槽的深度；
[0025]基于所述掩埋槽的深度确定所述高速连接器的引脚长度，使所述引脚的长度与所述掩埋槽的深度相匹配。
[0026]本专利技术技术方案与现有技术相比，具有如下优点：
[0027]1、本专利技术实施例提供了一种电路板总成，该电路板总成包括：电路板，内部设置有至少一个走线层，所述走线层内设置有讯号线；掩埋槽，开设在所述电路板上；所述掩埋槽与所述走线层连通，所述掩埋槽中露出所述讯号线的焊接段；高速连接器，设置在所述电路板上，且所述高速连接器的引脚伸入所述掩埋槽中与所述焊接段连接。
[0028]如此设置，在高速信号布线设计时，本专利技术将高速连接器的引脚掩埋在电路板内的走线层中，这样的话，在电路板的内部走线层进行走线，可以直接将讯号线连接到高速连接器的引脚上。相较于现有技术中讯号线从电路板的内部走线层换层到电路板的表层，增加换层过孔的设计，本实施例无需额外增加换层过孔，从而避免了换层过孔带来的阻抗不连续性。同时，由于在本专利技术实施例中是直接在掩埋槽中将高速连接器的引脚与走线层内的讯号线连接，所以无需在电路板的表层进行走线，这样的话，也可以避免在电路板的表层走线带来的增加设计叠层层面，同时也可以减少走线长度，降低链路损耗。并且，在走线过程中，由于现有技术中需要打孔换层到表层，所以在对高密度板卡进行设计，高速连接器靠近板边放置时，走线空间更为局促。而本专利技术实施例由于是直接在掩埋槽中将高速连接器的引脚与走线层内的讯号线连接，所以不占用电路板表层的外部空间，充分利用掩埋槽与走线层之间的空间，从而可以节省外部的走线空间。进一步地，该电路板总成在制作时，更加简洁高效，易实现，在节省成本的同时，还增加了系统设计可靠性。
[0029]2、本专利技术实施例通过采用固定件将所述高速连接器固定在所述电路板上，可以保证高速连接器与电路板之间整体结构的稳定性，使得高速连接器与电路板之间能够正常通信，避免在使用过程中，高速连接器与电路板脱离使得电路板总成无法使用，减少了电路板总成的损坏概率。
[0030]3、本专利技术实施例通过将固定件采用绝缘材质构成，可以在保证高速连接器与电路板之间整体结构的稳定性，使得高速连接器与电路板之间能够正常通信的同时，还能够防止高速连接器与电路板以及其他电性部件发生连电现象，能够对周围环形起到一定的绝缘作用，避免在使用过程中，高速连接器与电路板短路放电，使得二者无法使用，如此，可以减少了电路板总成的损坏概率。
[0031]4、本专利技术实施例通过将树脂填充在所述掩埋槽中，并将所述高速连接器固定在所
述电路板上，由于树脂在凝固后，能够使高速连接器与电路板之间真正成为一个整体结构，所以可以保证高速连接器与电路板之间整体结构的稳定性，使得高速连接器与电路板之间能够正常通信，避免在使用过程中，高速连接器与电路板脱离使得电路板总成无法使用，减少了电路板总成的损坏概率。同时，由于树脂是浇注在掩埋槽中，所以树脂能够很好地将引脚、通讯线进行绝缘包裹，还能够引脚、通讯线以及其他电性部件发生连电现象，能够对周围环形起到一定的绝缘作用，避免在使用过程中，引脚、通讯线在沾染灰尘后短路放电，使得高速连接器与电路板无法使用，如此，可以减少了电路板总成的损坏概率。
[0032]5、本专利技术实施例通过将所述掩埋槽开设在所述高速连接器的两侧，且位于所述引脚的下方,可以减少引脚的长度，同时，能够减少引脚与讯号线的整体长度，也就是可以减少走线长度，降低链路损耗。
[0033]6、本专利技术实施例通过设置多个走线层，可以使设计人员在最初设计多层电路板上的走线布局时有更多的布局思路，无需受到单个走线层布局空间的显示，使讯号线有了更多的板层可以选择通过。同时，还可以为复杂的、对噪声敏感的电子电路选择合适的布线路径，提供更多的自由度。
[0034]7、本专利技术实施例通过在高速连接器中设置有两排导电件，两排所述导电件露出所述高速连接器的部分形成为两排所述引脚，如此可以使引脚与导电件为一体成型设置的，相较于将引脚与导电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板总成，其特征在于，包括：电路板(10)，内部设置有至少一个走线层，所述走线层内设置有讯号线(60)；掩埋槽(40)，开设在所述电路板(10)上；所述掩埋槽(40)与所述走线层连通，所述掩埋槽(40)中露出所述讯号线(60)的焊接段；高速连接器(20)，设置在所述电路板(10)上，且所述高速连接器(20)的引脚(50)伸入所述掩埋槽(40)中与所述焊接段连接。2.根据权利要求1所述的电路板总成，其特征在于，还包括：固定件，将所述高速连接器(20)固定在所述电路板(10)上。3.根据权利要求2所述的电路板总成，其特征在于，所述固定件由绝缘材质(30)构成。4.根据权利要求3所述的电路板总成，其特征在于，所述绝缘材质(30)为树脂，所述树脂填充在所述掩埋槽(40)中，并将所述高速连接器(20)固定在所述电路板(10)上。5.根据权利要求1至4任一项所述的电路板总成，其特征在于，所述掩埋槽(40)开设在所述高速连接器(20)的两侧，且位于所述引脚(50)的下方。6.根据权利要求1至4任一项所述的电路板总成，其特征在于，所述电路板(10)内部设置有多个走线层。7.根据权利要求1至4任一项所述的电路板总成，其特征在于，所述高速连接器(20)中设置有两排导电件，两排所述导电件露出所述高速连接器(20)的部分形成为两排所述引脚(50)。8.根据权利要求7所述的电路板总成...

【专利技术属性】
技术研发人员：李永翠，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：