数字时钟占空比校准电路制造技术

数字时钟占空比校准电路主要应用于高速数据通信系统及数字信号处理系统中（例如高速数据存储器、流水线型处理器等）对系统时钟的占空比进行校正，该电路中输入缓冲级（１０）的输入端接待校准的原始输入时钟信号（ＣＫＩ）；输入缓冲级（１０）的输出端信号为缓冲后的输入时钟信号（ＣＫＢ），半周期延迟线ＨＣＤＬ（２０）的输出端信号即半周期延迟时钟信号（ＣＫＤ），以及匹配延迟线（３０）的输出端信号即匹配延时时钟信号（ＣＫＭ）分别接ＲＳ触发器（４０）的复位输入端Ｒ和置位输入端Ｓ；ＲＳ触发器（４０）的输出端Ｑ处信号即为校准后的具有５０％占空比校准时钟信号（ＣＫＯ）；输入缓冲级（１０）的作用是保障时钟信号对后续电路的扇出能力。

【技术实现步骤摘要】

【技术保护点】
一种数字时钟占空比校准电路，其特征在于该电路中输入缓冲级（１０）的输入端接待校准的原始输入时钟信号（ＣＫＩ）；输入缓冲级（１０）的输出端信号为缓冲后的输入时钟信号（ＣＫＢ），该信号被同时连接至半周期延迟线ＨＣＤＬ（２０）的时钟输入端和匹配延迟线（３０）的时钟输入端；半周期延迟线ＨＣＤＬ（２０）的输出端信号即半周期延迟时钟信号（ＣＫＤ），以及匹配延迟线（３０）的输出端信号即匹配延时时钟信号（ＣＫＭ）分别接ＲＳ触发器（４０）的复位输入端Ｒ和置位输入端Ｓ；ＲＳ触发器（４０）的输出端Ｑ处信号即为校准后的具有５０％占空比校准时钟信号（ＣＫＯ）；输入缓冲级（１０）的作用是保障时钟信号对后续电路的扇出能力；半周期延迟线ＨＣＤＬ（２０）用于产生相对于输入时钟信号（ＣＫＢ）有半个周期延时的半周期延迟时钟信号（ＣＫＤ）；匹配延迟线（３０）用于对输入时钟信号（ＣＫＢ）进行适当的延时得到匹配延时时钟信号（ＣＫＭ），该延时用来匹配半周期延迟线（２０）引入的延时误差；ＲＳ触发器（４０）使用上升沿相差恰为半个周期的半周期延迟时钟信号（ＣＫＤ）和匹配延时时钟信号（ＣＫＭ），使用上升沿触发原理，合成具有５０％占空比的校准时钟信号（ＣＫＯ）。...

【技术特征摘要】

【专利技术属性】
技术研发人员：龙善丽，顾俊辉，吴建辉，余俊，张其，张萌，李红，
申请(专利权)人：东南大学，
类型：发明
国别省市：84[中国|南京]