栅极驱动电路和显示面板制造技术

本实用新型专利技术公开了一种栅极驱动电路和显示面板，栅极驱动电路包括多个级联的移位寄存器，每一级移位寄存器的输出端均与一放大电路连接，移位寄存器用于输出第一驱动信号，放大电路用于将第一驱动信号放大为第二驱动信号；其中，放大电路包括第一反相单元和第二反相单元。本实用新型专利技术实施例提供的技术方案，在高负载条件下，通过放大电路的放大功能，将移位寄存器输出的第一驱动信号放大为与第一驱动信号具有相同变化规律的第二驱动信号，以稳定移位寄存器的输出，从而有利于提高栅极驱动电路在高负载下的驱动能力，提高应用该栅极驱动电路的显示面板的显示效果。路的显示面板的显示效果。路的显示面板的显示效果。

【技术实现步骤摘要】
栅极驱动电路和显示面板


[0001]本技术涉及显示
，尤其涉及一种栅极驱动电路和显示面板。

技术介绍

[0002]随着显示技术的发展，人们对于显示面板的性能要求越来越高。
[0003]显示面板通常包括栅极驱动电路，用于为像素电路提供栅极驱动信号。随着显示面板尺寸的变大，现有的栅极驱动电路存驱动能力不足的问题，影响显示面板的显示效果。

技术实现思路

[0004]本技术提供了一种栅极驱动电路和显示面板，以稳定栅极驱动电路的输出，增强栅极驱动电路的驱动能力。
[0005]根据本技术的一方面，提供了一种栅极驱动电路，包括多个级联的移位寄存器，每一级所述移位寄存器的输出端均与一放大电路连接，所述移位寄存器用于输出第一驱动信号，所述放大电路用于将所述第一驱动信号放大为第二驱动信号；
[0006]其中，所述放大电路包括第一反相单元和第二反相单元，所述第一反相单元的控制端与所述移位寄存器的输出端连接，所述第一反相单元的第一输入端连接第一电位信号线，所述第一反相单元的第二输入端连接第二电位信号线，所述第一反相单元的输出端与所述第二反相单元的控制端连接，所述第一反相单元用于对所述第一驱动信号进行反向放大；
[0007]所述第二反相单元的第一输入端连接所述第一电位信号线，所述第二反相单元的第二输入端连接所述第二电位信号线，所述第二反相单元的输出端用于连接像素电路，所述第二反相单元用于对所述第一反相单元输出的信号进行功率放大，且保持输出的所述第二驱动信号的相位与所述第一驱动信号的相位相同。<br/>[0008]可选地，第n级所述移位寄存器的输出端与第n+1级所述移位寄存器的输入端连接，第n级所述移位寄存器用于向与自身连接的所述放大电路提供栅极驱动信号，以及向第n+1级所述移位寄存器的输入端提供移位信号；其中，n为大于或等于1的整数。
[0009]可选地，所述第一电位信号线上传输的第一电位信号和所述第二电位信号线上传输的第二电位信号均为直流电压信号，且所述第一电位信号的电压大于所述第二电位信号的电压。
[0010]可选地，所述第一电位信号线上传输的第一电位信号的驱动能力大于所述第二电位信号线上传输的第二电位信号的驱动能力。
[0011]可选地，所述第一反相单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极均与所述移位寄存器的输出端连接，所述第一晶体管的第一极连接所述第一电位信号线，所述第一晶体管的第二极与所述第二晶体管的第二极均连接至所述第一反相单元的输出端，所述第二晶体管的第一极连接所述第二电位信号线；
[0012]所述第一晶体管的沟道类型与所述第二晶体管的沟道类型不同；
[0013]优选地，所述第一驱动信号的有效电平为低电平，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。
[0014]可选地，所述第二反相单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极和所述第四晶体管的栅极均与所述第一反相单元的输出端连接，所述第三晶体管的第一极连接所述第一电位信号线，所述第三晶体管的第二极与所述第四晶体管的第二极连接、且共同作为所述第二反相单元的输出端，所述第四晶体管的第一极连接所述第二电位信号线；
[0015]所述第三晶体管的沟道类型与所述第四晶体管的沟道类型不同；
[0016]优选地，所述第一驱动信号的有效电平为低电平，所述第三晶体管为P型晶体管，所述第四晶体管为N型晶体管。
[0017]可选地，所述移位寄存器包括第一输入模块、第二输入模块、第一输出模块和第二输出模块；
[0018]所述第一输入模块的输出端与所述第一输出模块的控制端连接，所述第一输入模块用于响应第一时钟信号线上的第一时钟信号将其输入端的输入信号传输至所述第一输出模块的控制端；
[0019]所述第二输入模块的输入端作为所述移位寄存器的触发信号输入端，用于控制所述第二输出模块的控制端的电位；
[0020]可选地，所述第一输出模块的输出端和所述第二输出模块的输出端均连接至所述移位寄存器的输出端，所述第一输出模块用于根据其控制端的电位输出第一电平信号，所述第二输出模块用于根据其控制端的电位输出第二电平信号；
[0021]可选地，优选地，所述第一输入模块包括第五晶体管，所述第二输入模块包括第六晶体管，所述第一输出模块包括第七晶体管和第一电容，所述第二输出模块包括第八晶体管和第二电容；
[0022]所述第五晶体管的栅极接入所述第一时钟信号，所述第五晶体管的第一极作为所述第一输入模块的输入端，所述第五晶体管的第二极与所述第七晶体管的栅极连接，所述第七晶体管的第一极接入所述第一电位信号，所述第七晶体管的第二极作为所述第一输出模块的输出端，所述第一电容连接于所述第七晶体管的第一极和栅极之间；
[0023]所述第六晶体管的栅极接入所述第一时钟信号，所述第六晶体管的第一极作为所述第二输入模块的输入端，所述第六晶体管的第二极与所述第八晶体管的栅极连接，所述第八晶体管的第一极接入第二时钟信号，所述第八晶体管的第二极与所述第七晶体管的第二极连接，所述第二电容连接于所述第八晶体管的栅极和第二极之间。
[0024]可选地，所述移位寄存器还包括第一输出控制模块和第二输出控制模块，所述第一输出控制模块的输出端与所述第一输出模块的控制端连接，所述第二输出控制模块的输出端与所述第二输出模块的控制端连接；
[0025]优选地，所述第一输出控制模块包括第九晶体管，所述第九晶体管的栅极与所述第二输入模块的输出端连接，所述第九晶体管的第一极接入所述第一时钟信号，所述第九晶体管的第二极为所述第一输出控制模块的输出端；
[0026]所述第二输出控制模块包括第十晶体管和第十一晶体管，所述第十晶体管的栅极与所述第一输出模块的控制端连接，所述第十晶体管的第一极接入所述第一电位信号，所
述第十晶体管的第二极与所述第十一晶体管的第一极连接，所述第十一晶体管的第二极为所述第二输出控制模块的输出端，所述第十一晶体管的栅极接入所述第二时钟信号。
[0027]可选地，所述移位寄存器还包括保护模块，所述保护模块连接于所述第二输入模块的输出端和所述第二输出模块的控制端之间；
[0028]优选地，所述保护模块包括第十二晶体管，所述第十二晶体管的栅极接入所述第二电位信号，所述第十二晶体管的第一极与所述第二输入模块的输出端连接，所述第十二晶体管的第二极与所述第二输出模块的控制端连接。
[0029]根据本技术的另一方面，提供了一种显示面板，包括本技术任意实施例所提供的栅极驱动电路。
[0030]本技术实施例的技术方案，通过在每一移位寄存器的输出端连接一放大电路，对移位寄存器输出的第一驱动信号进行放大，并通过放大电路输出第二驱动信号。由于第一电位信号和第二电位信号不受负载条件的影响，且第二驱动信号的电平与第一电位信号和第二电位信号相关，因此，在高负载条件下，通过放大电路的放大功能，将移位寄存器输出的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括多个级联的移位寄存器，每一级所述移位寄存器的输出端均与一放大电路连接，所述移位寄存器用于输出第一驱动信号，所述放大电路用于将所述第一驱动信号放大为第二驱动信号；其中，所述放大电路包括第一反相单元和第二反相单元，所述第一反相单元的控制端与所述移位寄存器的输出端连接，所述第一反相单元的第一输入端连接第一电位信号线，所述第一反相单元的第二输入端连接第二电位信号线，所述第一反相单元的输出端与所述第二反相单元的控制端连接，所述第一反相单元用于对所述第一驱动信号进行反向放大；所述第二反相单元的第一输入端连接所述第一电位信号线，所述第二反相单元的第二输入端连接所述第二电位信号线，所述第二反相单元的输出端用于连接像素电路，所述第二反相单元用于对所述第一反相单元输出的信号进行功率放大，且保持所述第二驱动信号的相位与所述第一驱动信号的相位相同。2.根据权利要求1所述的栅极驱动电路，其特征在于，第n级所述移位寄存器的输出端与第n+1级所述移位寄存器的输入端连接，第n级所述移位寄存器用于向与自身连接的所述放大电路提供栅极驱动信号，以及向第n+1级所述移位寄存器的输入端提供移位信号；其中，n为大于或等于1的整数。3.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一电位信号线上传输的第一电位信号和所述第二电位信号线上传输的第二电位信号均为直流电压信号，且所述第一电位信号的电压大于所述第二电位信号的电压。4.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一电位信号线上传输的第一电位信号的驱动能力大于所述第二电位信号线上传输的第二电位信号的驱动能力。5.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一反相单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极均与所述移位寄存器的输出端连接，所述第一晶体管的第一极连接所述第一电位信号线，所述第一晶体管的第二极与所述第二晶体管的第二极均连接至所述第一反相单元的输出端，所述第二晶体管的第一极连接所述第二电位信号线；所述第一晶体管的沟道类型与所述第二晶体管的沟道类型不同。6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第一驱动信号的有效电平为低电平，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。7.根据权利要求1所述的栅极驱动电路，其特征在于，所述第二反相单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极和所述第四晶体管的栅极均与所述第一反相单元的输出端连接，所述第三晶体管的第一极连接所述第一电位信号线，所述第三晶体管的第二极与所述第四晶体管的第二极连接、且共同作为所述第二反相单元的输出端，所述第四晶体管的第一极连接所述第二电位信号线；所述第三晶体管的沟道类型与所述第四晶体管的沟道类型不同。8.根据权利要求7所述的栅极驱动电路，其特征在于，所述第一驱动信号的有效电平为低电平，所述第三晶体管为P型晶体管，所述第四晶体管为N型晶体管。9.根据权利要求1所述的栅极驱动电路，其特征在于，所述移位寄存器包括第一输入模块、第二输入模...

【专利技术属性】
技术研发人员：杨博，马志丽，孙光远，
申请(专利权)人：昆山国显光电有限公司，
类型：新型
国别省市：