一种应用于高速并行光互连系统的去斜移装置及方法，可应用于４０Ｇｂｐｓ甚短距离光传输系统；去斜移信道的帧对齐电路采用窗口比较器和优先编码器，根据对帧定界符的搜索确定帧起始位置，实现帧对齐。各数据信道的数据与帧对齐后的去斜移信道中承载的各数据信道的复制信息进行比对，得到各数据信道的斜移量，分别将各路数据信道与去斜移信道对齐，从而达到１６路数据信道之间的对齐。可有效减小电路扇出，提高了工作速度，节省了器件资源；再次，基于移位寄存器设计的滑动窗口生成器与窗口比较器配合工作，可以在更大范围内调整信道间的斜移量，提高了设计的灵活性和实用性。
【技术实现步骤摘要】
本专利技术涉及用于在物理层传输40Gbps数据速率的并行光互连系统的去斜移电路，具体涉及 基于可编程逻辑器件实现的一种电路结构。
技术介绍
随着人们对信息量需求的日益增大，不论是在骨干网的中心机房内、在基于万兆以太网的局 域网范围内，还是在设备内部，其数据传输速率一般都已超过了 10Gb/s。针对这种在较短距离 内高速率的数据传输，电连接已经不再适用，而应用于长距离骨干网的串行同步光传输网络系 统所提供的性能比这种需求高很多，代价也较为昂贵。为此，光网络互连论坛(OIF, Optical Internetworking Forum)推出了甚短距离光传输(VSR, Very Short Reach)技术。VSR主要 采用并行光互连，降低每根光纤上的传输速率，从而降低对系统其它器件的要求，实现低成本。面向40Gb/s传输速率的甚短距离光传输技术中所应用的电接口是传输0C-768/STM-256帧格 式数据的SerDes成帧器接口 5(SerDes Fr柳er Interface-5， SFI-5)。在SFI-5接口中，数据 信号从信号发送端传输到接收端的过程中，在16个数据信道上的传输延时有可能是不同的。为 了使16路数据信道间复杂的斜移关系易于处理，SFI-5引入了一个参考信道，即位于第17信 道的去斜移信道。去斜移操作需要SFI-5接口的信号发送端器件和信号接收端器件配合完成。 发送端器件将从16个数据信道中按顺序采到的参考字节复制到去斜移信道中，并与其它16路 数据信号一起发送给接收端器件。接收端器件中的去斜移逻辑根据去斜移信道中包含的各个数 据信道中的相关信息，独立比较各个数据信道相对于去斜移信道的斜移量，并做出相应补偿， 以使16路数据信号均与去斜移信道对齐，从而实现16路数据信道的帧对齐。接收端设备必须 在可能发生的最大和最小斜移量范围内跟踪监测信道状况变化，并不断地对斜移量做出调整。由于具有设计灵活、上市时间短、保密性强、成本低等特点，可编程逻辑器件正在越来越多 的领域得到广泛应用，特别是近年来生产厂商在其内部集成了诸如DSP、存储器、PCI、收发器 等强大功能，所以基于可编程逻辑器件实现本专利技术中的去斜移电路是一个很好的选择。然而， 受系统时钟的限制，SFI-5接口中2.488Gb/s的各路数据必须串并转换为多位宽较低速数据， 才能在可编程器件中进行处理。这就为实际电路设计增加了两大困难 一是高速串行数据转换 为多位宽较低速数据后，使某些电路的扇出大大增加，而过多的扇出又会影响电路所能达到的 最大工作频率；二是16路数据彼此独立的基于可编程器件内部集成的收发器实现串并转换，这 就使数据信道间的斜移量大大增加。因此，设计更加优化合理的电路结构，是确保电路达到预 期功能和性能的关键。
技术实现思路
技术问题本专利技术针对上述问题，提出了一种应用亍高速并行光互连系统的去斜移装置的去斜移方法，采用基于移位寄存器设计的滑动窗口生成器与窗口比较器配合工作，可以在更大 范围内调整信道间的斜移量，解决了可编程器件实现时斜移量偏大引起的一系列问题，提高了 设计的灵活性和实用性。技术方案首先采用可编程逻辑器件内集成的高速收发器，将16个高速数据信道和去斜移 信道的数据串并转换为可编程逻辑器件可以处理的较低速率的并行数据，然后再进行去斜移信 道的帧对齐以及各数据信道相对于去斜移信道的对齐。具体做法是先将去斜移信道的数据字节 对齐，然后再进行帧对齐。为了节省硬件资源，采用16个数据信道共用一个窗口比较器和优先 编码器的方法，在控制电路的控制下轮流地与去斜移信道的数据进行比对，从而有效地减小了 电路扇出，提高了工作速度，节省了器件资源。本专利技术的上述目标由下述技术方案实现该装置包括16个宽度为31比特的滑动窗口生成器(110-116)，生成31比特宽的数据流片段，并分别 输出至控制电路(121)和16个延迟单元(122-137);一个去斜移通道帧对齐电路(117)，将接收到的顺序被打乱的去斜移通道的码流进行帧同步 并输出至数据缓冲器(118);一个数据缓冲器(118),确保电路所能纠正的超前和滞后的斜移量范围相等，并输出至窗口比较器(119);一个窗口比较器(119)，对接收到的来自控制电路和数据缓冲器的数据进行比较，并输出至优先编码器(120);一个优先编码器(120)，完成相应的编码，并输出至控制电路(121);一个控制电路(121)，控制16个滑动窗口的输出结果轮流地与优先编码器(120)的输出数据 进行比较，并输出至16个延迟单元(122-137);16个延迟单元(122-137)，对输入数据的延迟量做出一定范围的调整后输出。 应用于高速并行光互连系统的去斜移装置的去斜移方法为第一路信号由16个宽度为31比特的滑动窗口生成器(110-116)，生成31比特宽的数据流 片段分别输出至控制电路(121)和16个延迟单元(122-137);第二路信号由一个去斜移通道帧对齐电路(117)将接收到的顺序被打乱的去斜移通道的码 流进行帧同步并输出至数据缓冲器(118)，确保电路所能纠正的超前和滞后的斜移量范围相等并 输出至窗口比较器(119)，窗口比较器(119)对接收到的来自控制电路和数据缓冲器的数据进行 比较，实际上是将窗口生成器的比特流片段中所有连续的且与待寻找码组等长的比特组合作为 各个窗口，分别与待寻找码组进行比较，比较的结果将输出给一个优先编码器(120)作为判定 斜移量的依据，优先编码器(120)完成相应的编码后将结果输出至控制电路(121);控制电路(121)控制16个滑动窗口的输出结果轮流地与第二路信号即去斜移通道的数据进 行比较，其中包含若干状态机，不仅能够实时地对各信道斜移量进行检测并做出调整，而且可 以保证电路在某些特殊情况下仍能稳定丁.作；在控制电路的控制下，16个延迟单元(122-137) 将接收的16路数据通道的信号，在进行了一定的延迟后输出。对于第二路信号即去斜移通道的帧对齐部分，首先利用窗口比较器(119)和优先编码器 (120)进行字节对齐，再根据字节对齐后的并行数据中的字节排列情况，将并行数据移位若干 字节，从而实现帧对齐。对于控制电路，令16个数据信道在控制电路的作用下共用一个窗口比较器和一个优先编 码器，轮流地与去斜移信道进行对比，得到的斜移量即优先编码器的输出，相应分配给各数据 信道的延迟电路。对于窗口比较器和滑动窗口生成器，令窗口比较器与滑动窗口生成器配合工作，将滑动窗 口生成器的输出作为窗口比较器的一个输入端口数据，而窗口比较器的另一个输入端的数据为 帧对齐的去斜移通道上承载的该数据信道的复制信息，根据比较器的输出判断复制信息是否存 在于此次滑动窗口生成器截取的数据流片段中，若存在，则可由优先编码器的输出结合滑动窗 口生成器中累加器的值确定该数据信道相对于去斜移信道的斜移量，否则，则累加器加一，滑 动窗口生成器的输出指向下一个相邻的数据流片段，从而使可调整的斜移量的上下限分别增加 一个滑动窗口生成器的窗口宽度。有益效果本专利技术提出了一种基于可编程逻辑器件实现的SFI-5接口接收端去斜移的电路 结构，在应用可编程器件内集成的高速收发器将16个高速串行数据信道和去斜移信道转换为本文档来自技高网...
【技术保护点】
一种应用于高速并行光互连系统的去斜移装置，其特征在于该装置包括： １６个宽度为３１比特的滑动窗口生成器（１１０－１１６），生成３１比特宽的数据流片段，并分别输出至控制电路（１２１）和１６个延迟单元（１２２－１３７）； 一个去斜移 通道帧对齐电路（１１７），将接收到的顺序被打乱的去斜移通道的码流进行帧同步并输出至数据缓冲器（１１８）； 一个数据缓冲器（１１８），确保电路所能纠正的超前和滞后的斜移量范围相等，并输出至窗口比较器（１１９）； 一个窗口比较器（１ １９），对接收到的来自控制电路和数据缓冲器的数据进行比较，并输出至优先编码器（１２０）； 一个优先编码器（１２０），完成相应的编码，并输出至控制电路（１２１）； 一个控制电路（１２１），控制１６个滑动窗口的输出结果轮流地与优先编 码器（１２０）的输出数据进行比较，并输出至１６个延迟单元（１２２－１３７）； １６个延迟单元（１２２－１３７），对输入数据的延迟量做出一定范围的调整后输出。
【技术特征摘要】
【专利技术属性】
技术研发人员：胡庆生，任滨，许多，
申请(专利权)人：东南大学，
类型：发明
国别省市：84[中国|南京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。