像素电路及驱动方法技术

本发明专利技术提供了一种像素电路及驱动方法，该像素电路包括九个晶体管和两个存储电容。本发明专利技术的像素电路在数据写入阶段，数据信号的电位经第一、第二、第三和第四晶体管写入第二节点，有效地减少了第四和第七晶体管的漏电流，驱动晶体管的栅极电位在整个发光阶段不因第四和第七晶体管的漏电流而改变，因此，像素显示亮度在整个发光阶段保持不变，在低刷新率显示下，亮度的周期性变化可被人眼识别，表示为屏闪，因而此电路可有效降低低刷新率显示时的闪烁状况。同时，由于第四和第七晶体管的漏电流极小，不同像素电路因制程而产生的漏电流差异减小，不同像素电路的驱动晶体管的栅极电位的差异减少，从而提高了显示面板画质的均匀性。从而提高了显示面板画质的均匀性。从而提高了显示面板画质的均匀性。

【技术实现步骤摘要】
像素电路及驱动方法


[0001]本专利技术涉及显示
，具体地说，涉及一种像素电路及驱动方法。

技术介绍

[0002]随着显示技术的发展，对显示质量的要求也越来越高。通常，显示面板中通常包括驱动各个像素的多个像素电路，像素电路中包括驱动晶体管。由于像素电路中一些漏电流存在，各个像素的驱动晶体管的栅极电位存在差异，极大地影响了显示面板画质的均匀性，如何提高各个像素的驱动晶体管栅极电位的一致性，从而提高显示面板的显示效果成为显示
亟待解决的问题。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本专利技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0004]针对现有技术中的问题，本专利技术的目的在于提供像素电路及驱动方法，该像素电路可有效地减少与驱动晶体管的栅极耦接的电路的漏电流，减少不同像素电路中因制程而产生的漏电流差异，从而也就减少不同像素电路的驱动晶体管的栅极电位的差异，提高显示面板画质的均匀性。
[0005]本专利技术的第一方面提供了一种像素电路，包括：
[0006]第一晶体管T1，用于响应于第一扫描信号Sn对第一节点N1和数据信号DATA之间的电流路径进行切换；
[0007]第三晶体管T3和第四晶体管T4，所述第三晶体管T3和所述第四晶体管T4耦接于一第四节点N4，所述第三晶体管T3和所述第四晶体管T4用于响应于第一扫描信号Sn对一第二节点N2和第三节点N3之间的电流路径进行切换；
>[0008]第七晶体管T7和第八晶体管T8，所述第七晶体管T7和所述第八晶体管T8耦接于所述第四节点N4，所述第七晶体管T7和所述第八晶体管T8用于响应于一第二扫描信号Sn
‑
1对所述第二节点N2和一初始化信号VINT之间的电流路径进行切换；
[0009]第二晶体管T2，用于响应于所述第二节点N2对所述第一节点N1和所述第三节点N3之间的电流路径进行切换；
[0010]第五晶体管T5，用于响应于一使能信号En对一电源正极信号ELVDD和所述第一节点N1之间的电流路径进行切换；
[0011]第六晶体管T6，用于响应于一使能信号En对所述第三节点N3和一第五节点N5之间的电流路径进行切换；
[0012]第九晶体管T9，用于响应于一第三扫描信号Sn+1对所述初始化信号VINT和所述第五节点N5之间的电流路径进行切换；
[0013]第一存储电容C1，其一电极耦接于所述第二节点N2；
[0014]第二存储电容C2，其一电极耦接于所述第四节点N4；以及
[0015]发光二极管，阳极耦接所述第五节点N5，阴极耦接一电源负极信号ELVSS。
[0016]根据本专利技术的第一方面，所述第一存储电容C1的另一电极耦接于所述电源正极信号ELVDD。
[0017]根据本专利技术的第一方面，所述第二存储电容C2的另一电极耦接于所述电源正极信号ELVDD。
[0018]根据本专利技术的第一方面，所述第二存储电容C2的另一电极耦接于所述初始化信号VINT。
[0019]根据本专利技术的第一方面，所述第三晶体管T3和所述第四晶体管T4均为PMOS晶体管或均为NMOS晶体管。
[0020]根据本专利技术的第一方面，所述第七晶体管T7和所述第八晶体管T8均为PMOS晶体管或均为NMOS晶体管。
[0021]根据本专利技术的第一方面，所述第五晶体管T5和所述第六晶体管T6均为PMOS晶体管或均为NMOS晶体管。
[0022]根据本专利技术的第一方面，所述第一晶体管(T1)至所述第九晶体管(T9)均为PMOS晶体管。
[0023]本专利技术的第二方面提供了一种像素电路的驱动方法，应用于所述像素电路，包括：
[0024]B阶段，第一扫描信号Sn、第二扫描信号Sn
‑
1、第三扫描信号Sn+1和使能信号En为关断电位；
[0025]C阶段，第二扫描信号Sn
‑
1为导通电位，且第一扫描信号Sn、第三扫描信号Sn+1和使能信号En为关断电位；
[0026]D阶段，第一扫描信号Sn为导通电位，且第二扫描信号Sn
‑
1、第三扫描信号Sn+1和使能信号En为关断电位；
[0027]E阶段，第三扫描信号Sn+1为导通电位，且第一扫描信号Sn、第二扫描信号Sn
‑
1和使能信号En为关断电位；
[0028]F阶段，第一扫描信号Sn、第二扫描信号Sn
‑
1、第三扫描信号Sn+1和使能信号En为关断电位；
[0029]A阶段，使能信号En为导通电位，且第一扫描信号Sn、第二扫描信号Sn
‑
1和第三扫描信号Sn+1为关断电位。
[0030]本专利技术的像素电路在数据写入阶段(D阶段)，第一晶体管T1、第三晶体管T3和第四晶体管T4处于导通状态，数据信号DATA的电位V
DATA
经第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4写入第二节点N2，使得第二节点N2和第四节点N4的电位均为V
DATA
+V
th
,V
th
为第二晶体管T2的阈值电压；第四晶体管T4和第七晶体管T7之间的电位差V
ds
为0V，此时，两者之间的漏电流极小，驱动晶体管的栅极电位在整个发光阶段(A阶段)不因第四晶体管T4和第七晶体管T7之间的漏电流而改变，因此，像素显示亮度在整个发光阶段保持不变，在低刷新率(小于15Hz)显示下，亮度的周期性变化可被人眼识别，表示为屏闪，因而此电路可有效降低低刷新率显示时的闪烁状况。同时，由于第四晶体管T4和第七晶体管T7之间的漏电流极小，不同像素电路因制程而产生的漏电流差异减小，相应地，不同像素电路的驱动晶体管的栅极电位的差异减少，从而有效地提高了显示面板画质的均匀性。
附图说明
[0031]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理，通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。
[0032]图1为本专利技术第一实施例的像素电路的结构示意图；
[0033]图2为本专利技术第二实施例的像素电路的结构示意图；
[0034]图3为本专利技术一实施例的像素电路的驱动信号波形图；
[0035]图4为本专利技术第一实施例的像素电路D阶段时的状态图。
[0036]附图标记<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：第一晶体管(T1)，用于响应于第一扫描信号(Sn)对第一节点(N1)和数据信号(DATA)之间的电流路径进行切换；第三晶体管(T3)和第四晶体管(T4)，所述第三晶体管(T3)和所述第四晶体管(T4)耦接于一第四节点(N4)，所述第三晶体管(T3)和所述第四晶体管(T4)用于响应于第一扫描信号(Sn)对一第二节点(N2)和第三节点(N3)之间的电流路径进行切换；第七晶体管(T7)和第八晶体管(T8)，所述第七晶体管(T7)和所述第八晶体管(T8)耦接于所述第四节点(N4)，所述第七晶体管(T7)和所述第八晶体管(T8)用于响应于一第二扫描信号(Sn
‑
1)对所述第二节点(N2)和一初始化信号(VINT)之间的电流路径进行切换；第二晶体管(T2)，用于响应于所述第二节点(N2)对所述第一节点(N1)和所述第三节点(N3)之间的电流路径进行切换；第五晶体管(T5)，用于响应于一使能信号(En)对一电源正极信号(ELVDD)和所述第一节点(N1)之间的电流路径进行切换；第六晶体管(T6)，用于响应于一使能信号(En)对所述第三节点(N3)和一第五节点(N5)之间的电流路径进行切换；第九晶体管(T9)，用于响应于一第三扫描信号(Sn+1)对所述初始化信号(VINT)和所述第五节点(N5)之间的电流路径进行切换；第一存储电容(C1)，其一电极耦接于所述第二节点(N2)；第二存储电容(C1)，其一电极耦接于所述第四节点(N4)；以及一发光二极管，阳极耦接所述第五节点(N5)，阴极耦接一电源负极信号(ELVSS)。2.根据权利要求1所述的像素电路，其特征在于，所述第一存储电容(C1)的另一电极耦接于所述电源正极信号(ELVDD)。3.根据权利要求1所述的像素电路，其特征在于，所述第二存储电容(C2)的另一电极耦接于所述电源正极信号(ELVDD...

【专利技术属性】
技术研发人员：楼叶珂，谷朝辉，李勇，
申请(专利权)人：上海和辉光电股份有限公司，
类型：发明
国别省市：