一种基于BINARY的数据流转换器制造技术

本发明专利技术涉及数据转换技术领域，具体是一种基于BINARY的数据流转换器，包括数据输入模块、数据格式模块、FID模块、数据处理模块和数据输出模块；所述数据格式模块包括格式头部生成模块和格式尾部生成模块；所述FID模块包括FID生成模块和FID转换模块；所述数据处理模块包括数据流转换模块和所述BARM存储器。本转换器可作为一个独立的模块应用于上游STEP/FAST硬件解码系统和下游MDS软件系统这两个不同规约之间，使得这两个不同规约的系统之间可以不进行任何修改而正常通信，提高整个数据链路的兼容性和规范性。兼容性和规范性。兼容性和规范性。

【技术实现步骤摘要】
一种基于BINARY的数据流转换器


[0001]本专利技术涉及数据转换
，尤其涉及一种基于BINARY的数据流转换器。

技术介绍

[0002]BINARY数据格式是上海证券交易所行情网关数据接口规范其中之一，即上海证券交易所行情网关BINARY数据接口规范；通过BINARY协议接入上海证券交易所行情网关MDGW进行行情数据传输的机制和相关数据交换格式。
[0003]BINARY所有数值型字段采用高字节序(BIG_ENDIAN)编码，每条BINARY消息由消息头、消息体和消息尾组成，消息最大长度为8K字节。但是BINARY消息中消息头、消息体和消息尾，它们的数据类型不一致，而上游硬件解码发过来的数据对应到BINARY的每个字段的长度都是固定长度16B(128bit)，若直接发送这些固定长度的数据流，存在两个问题：
[0004]一是下游端接收数据需要修改格式，不利于系统的兼容性；
[0005]二是就会造成数据长度冗余，从而降低数据传输的效率和增加数据接收延时。
[0006]因此，急需一种技术来解决该问题。...

【技术保护点】

【技术特征摘要】
1.一种基于BINARY的数据流转换器，其特征在于，包括数据输入模块、数据格式模块、FID模块、数据处理模块和数据输出模块；所述数据输入模块用于接收STEP/FAST硬件解码端发送的原始数据流，并分别发送给所述数据格式模块和所述数据处理模块；所述数据格式模块根据所述原始数据流生成BINAR数据格式的头部字段和尾部字段，并发送至所述数据处理模块进行数据处理；所述FID模块根据所述BINARY数据格式的每个字段和BRAM存储器的位宽给每个字段生成一个FID并产生对应的参数；所述数据处理模块根据所述FID模块产生的参数，将所述BINARY数据格式的头部字段、BINARY数据流、BINARY数据格式的尾部字段三部分数据转换，并存入BRAM存储器中；所述数据输出模块用于将存储在所述BRAM存储器里面的数据输出给MDS接收端。2.根据权利要求1所述的一种基于BINARY的数据流转换器，其特征在于，所述数据格式模块包括格式头部生成模块和格式尾部生成模块，所述格式头部生成模块根据BINARY数据格式规定，从所述原始数据流中产生BINARY数据格式的头部字段；所述格式尾部生成模块根据BINARY数据格式规定，从所述原始数据流中计算出BINARY数据格式的校验和，即尾部字段。3.根据权利要求2所述的一种基于BINARY的数据流转换器，其特征在于，所述FID模块包括FID生成模块和FID转换模块...

【专利技术属性】
技术研发人员：甘磊晶，邹卓，环宇翔，崔建军，郑立荣，
申请(专利权)人：复旦大学，
类型：发明
国别省市：