一种多脚数引线框架及其制作方法技术

本发明专利技术涉及集成电路领域，特别是涉及一种多脚数引线框架及其制作方法，通过设置载体层；在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。本发明专利技术中，利用光刻技术将引线框架上的线路层叠设置，使不同的线路可以在厚度方向上堆叠，现有技术中之所以脚仔I/O密度不能进一步提升，是因为现有技术中引线框架的线路通常只有一层，而每一个脚仔I/O都对应着占用面积庞大的线路网，本发明专利技术可使同样面积的框架容纳更多线路，从而达到缩小每一个脚仔I/O对应的线路的占用面积，进而达到提升脚仔I/O密度的效果。进而达到提升脚仔I/O密度的效果。进而达到提升脚仔I/O密度的效果。

【技术实现步骤摘要】
一种多脚数引线框架及其制作方法


[0001]本专利技术涉及集成电路领域，特别是涉及一种多脚数引线框架及其制作方法。

技术介绍

[0002]引线框架是IC集成电路芯片的重要载体，是一种连接半导体集成块内部芯片的接触点和外部导线的薄板金属框架。近年来，随着5G，人工智能，互联网，大数据，云计算，汽车电子等产品的快速发展及应用市场的迫切需求，一系列FCBGA、CSP、SIP、POP、PIP先进封装技术的市场导入，迫使引线框架不断的向薄型化、小型化、低成本方向发展，不仅要求小的框架尺寸，还需求更高的单位脚仔密度(单位面积下更多的脚仔I/O数)。
[0003]而传统的引线框架目前有两种制作方法，一种是铜基材通过模具冲压的物理减法成型，另一种是铜基材通过掩膜蚀刻的化学腐蚀减法成型，但不论哪一种，其对应的最大的脚仔I/O(输入输出的线路)数量均在150左右，且最小线路宽度及最小线路间距在70微米至100微米左右。上述两种方法，技术迭代缓慢，渐渐已不能满足目前的先进封装需求。
[0004]因此，如何提高引线框架的空间利用率，增加引线框架上可设置的脚仔I/O密度，是本领域技术人员亟待解决的问题。

技术实现思路

[0005]本专利技术的目的是提供一种多脚数引线框架及其制作方法，以解决现有技术中线路设计空间利用率低，导致引线框架上可用的脚仔I/O密度过低的问题。
[0006]为解决上述技术问题，本专利技术提供一种多脚数引线框架的制作方法，包括：
[0007]设置载体层；
[0008]在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；
[0009]去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。
[0010]可选地，在所述的多脚数引线框架的制作方法中，单层所述图形化导电线路层的设置方法包括：
[0011]设置导电基层；
[0012]在所述导电基层上设置感光膜；
[0013]对所述感光膜进行曝光显影，得到图形化的线路预设凹槽；所述线路预设凹槽贯通所述感光膜，暴露出对应区域的导电基层；
[0014]在所述线路预设凹槽内电镀金属线路层；
[0015]去除设置所述金属线路层后的剩余区域的感光膜，得到图形化导电线路前驱体；
[0016]对所述图形化导电线路前驱体进行塑封，得到所述图形化导电线路层。
[0017]可选地，在所述的多脚数引线框架的制作方法中，相邻的图形化导电层之间通过导电金属柱相连，；
[0018]在对所述图形化导电线路前驱体进行塑封之前，还包括；
[0019]对所述图形化导电线路前驱体设置所述电镀金属线路层的表面覆盖感光膜；
[0020]对位于所述电镀金属线路层上方的开孔区域的感光膜进行曝光显影，得到互联通孔；
[0021]在所述互联通孔内电镀导电金属柱；
[0022]去除设置所述导电金属柱后的剩余区域的感光膜；
[0023]相应地，所述对所述图形化导电线路前驱体进行塑封包括：
[0024]对所述图形化导电线路前驱体进行塑封，并对塑封后设置所述导电金属柱的表面进行研磨减薄，使所述导电金属柱暴露出塑封表面，得到所述多脚数引线框架。
[0025]可选地，在所述的多脚数引线框架的制作方法中，所述载体层为导电载体层。
[0026]可选地，在所述的多脚数引线框架的制作方法中，在最靠近所述导电载体层的图形化导电线路层的设置方法中，所述在所述导电基层上设置感光膜包括：
[0027]在所述导电载体层上设置感光膜；
[0028]相应地，所述去除所述载体层包括：
[0029]去除所述层叠金属结构对应区域之外的导电载体层。
[0030]可选地，在所述的多脚数引线框架的制作方法中，所述在所述线路预设凹槽内电镀金属线路层包括：
[0031]在所述线路预设凹槽内利用硫酸铜酸性电镀金属线路层；所述金属线路层的厚度的范围为10微米至20微米，包括端点值。
[0032]可选地，在所述的多脚数引线框架的制作方法中，所述对所述感光膜进行曝光显影包括：
[0033]使用激光直接成像曝光设备，对所述感光膜进行曝光显影。
[0034]可选地，在所述的多脚数引线框架的制作方法中，所述载体层为质密薄膜；
[0035]所述去除所述载体层包括：
[0036]撕拉剥离所述载体层。
[0037]可选地，在所述的多脚数引线框架的制作方法中，所述在所述层叠金属结构的两面设置脚仔I/O电极包括：
[0038]在所述层叠金属结构的两面上均设置感光膜；
[0039]对所述感光膜进行曝光显影，得到焊线位通孔；
[0040]在所述焊线位通孔内电镀设置脚仔I/O电极；
[0041]去除设置所述脚仔I/O电极后的剩余区域的感光膜，得到多脚数引线框架。
[0042]一种多脚数引线框架，所述多脚数引线框架为通过如上述任一种所述的多脚数引线框架的制作方法得到的多脚数引线框架。
[0043]本专利技术所提供的多脚数引线框架的制作方法，通过设置载体层；在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。本专利技术中，利用光刻技术将引线框架上的线路层叠设置，使不同的线路可以在厚度方向上堆叠，需要注意的是，现有技术中之所以脚仔I/O密度不能进一步提升，是因为现有技术中引线框架的线路通常只有一层，而不同线路的互联也在这一层中发生，导致每一个脚仔I/O都对应着占
用面积庞大的线路网，而相比于现有技术，本专利技术可使同样面积的框架容纳更多线路，也可增加电路互联的复杂性，从而达到缩小每一个脚仔I/O对应的线路的占用面积，进而达到提升脚仔I/O密度的效果。本专利技术同时还提供了一种具有上述有益效果的多脚数引线框架。
附图说明
[0044]为了更清楚的说明本专利技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0045]图1为本专利技术提供的多脚数引线框架的制作方法的一种具体实施方式的流程示意图；
[0046]图2为本专利技术提供的多脚数引线框架的制作方法的另一种具体实施方式的流程示意图；
[0047]图3至图7为本专利技术提供的多脚数引线框架的制作方法的又一种具体实施方式的工艺流程图。
具体实施方式
[0048]为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多脚数引线框架的制作方法，其特征在于，包括：设置载体层；在所述载体层上通过光刻法层叠设置多层互相电连接的图形化导电线路层，得到层叠金属结构；去除所述载体层，并在所述层叠金属结构的两面设置脚仔I/O电极，得到多脚数引线框架。2.如权利要求1所述的多脚数引线框架的制作方法，其特征在于，单层所述图形化导电线路层的设置方法包括：设置导电基层；在所述导电基层上设置感光膜；对所述感光膜进行曝光显影，得到图形化的线路预设凹槽；所述线路预设凹槽贯通所述感光膜，暴露出对应区域的导电基层；在所述线路预设凹槽内电镀金属线路层；去除设置所述金属线路层后的剩余区域的感光膜，得到图形化导电线路前驱体；对所述图形化导电线路前驱体进行塑封，得到所述图形化导电线路层。3.如权利要求2所述的多脚数引线框架的制作方法，其特征在于，相邻的图形化导电层之间通过导电金属柱相连，；在对所述图形化导电线路前驱体进行塑封之前，还包括；对所述图形化导电线路前驱体设置所述电镀金属线路层的表面覆盖感光膜；对位于所述电镀金属线路层上方的开孔区域的感光膜进行曝光显影，得到互联通孔；在所述互联通孔内电镀导电金属柱；去除设置所述导电金属柱后的剩余区域的感光膜；相应地，所述对所述图形化导电线路前驱体进行塑封包括：对所述图形化导电线路前驱体进行塑封，并对塑封后设置所述导电金属柱的表面进行研磨减薄，使所述导电金属柱暴露出塑封表面，得到所述多脚数引线框架。4.如权利要求2所述的多脚数引线框架的制作方法...

【专利技术属性】
技术研发人员：王能健，王文龙，
申请(专利权)人：华劲半导体浙江有限公司，
类型：发明
国别省市：