一种基于级联CIC的延时方法、装置、设备及存储介质制造方法及图纸

本发明专利技术涉及超声相控阵系统相位控制领域，尤其涉及一种基于级联CIC的延时方法、装置、设备及存储介质，包括如下步骤：缓存模块写入数据时，计数器开始计数，每写入一个数据，计数器加一，每读取一个数据，计数器减一，直至数据读取完成并输出初始信号；采用级联CIC滤波器结构对初始信号插值滤波处理，得到处理信号；得到处理信号后，计数器开始工作，当计数器的指针与设定的延时参数相等时，在指针对应位置对数据进行延时处理，并输出延时信号。本发明专利技术中，通过使用级联CIC滤波器结构来对数据进行插值滤波处理，对信号处理的并行度得到提高，且结构简单，易于硬件实现，可以实现较高的延时精度，且算法简单，对于硬件性能要求不高。对于硬件性能要求不高。对于硬件性能要求不高。

【技术实现步骤摘要】
一种基于级联CIC的延时方法、装置、设备及存储介质


[0001]本专利技术涉及超声相控阵系统相位控制领域，尤其涉及一种基于级联CIC的延时方法、装置、设备及存储介质。

技术介绍

[0002]超声相控阵延时精度的高低会影响到收发射波束的聚焦质量。延时精度是决定超声相控阵系统检测分辨率的重要因素，延时精度不够会造成相位控制的偏差，进而产生误差旁瓣，且延时精度越高，检测聚焦盲区越小，检测结果更准确。
[0003]延时技术分为硬件延时和数字延时。其中，硬件延时技术使用模拟延时线来实现相位延时，延时精度在几十纳秒。数字延时可细分为专用芯片延时、采样时间延时和软件延时，软件延时又可细分为基于DDS(Direct Digital Frequency Synthesis，直接数字频率合成)的延时法、基于PLL(Phase
‑
LockedLoop，锁相环路)的延时法和基于滤波器的延时法。数字延时的分辨率可达到几纳秒，与硬件延时技术相比，数字延时技术具有高分辨率、通用性强、高稳定性的优势。
[0004]目前，数字延时技术成为超声相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于级联CIC的延时方法，其特征在于，包括如下步骤：缓存模块写入数据时，计数器开始计数，每写入一个数据，计数器加一，每读取一个数据，计数器减一，直至数据读取完成并输出初始信号；采用级联CIC滤波器结构对所述初始信号插值滤波处理，得到处理信号；得到所述处理信号后，计数器开始工作，当计数器的指针与设定的延时参数相等时，在指针对应位置对数据进行延时处理，并输出延时信号。2.根据权利要求1所述的基于级联CIC的延时方法，其特征在于，所述级联CIC滤波器的系统函数为：其中，其中表示N级积分器，表示N级梳状器，M表示插值倍数。3.根据权利要求2所述的基于级联CIC的延时方法，其特征在于，所述级联CIC滤波器结构包括三级串联的CIC滤波器，对所述初始信号进行八倍内插处理。4.根据权利要求3所述的基于级联CIC的延时方法，其特征在于，所述插值滤波处理中，所述级联CIC滤波器结构对所述初始信号先进行滤波，再进行插值处理。5.根据权利要求1所述的基于级联CIC的延时方法，其特征在于，所述缓存模块写入数据时，采用FIFO存储器作为数据缓冲，通过控制读时钟和写时钟来控制FIFO存储器数据的读写；每个写时钟上升沿来临时即向FIFO存储器中写入一位数据，所述计数器加一；在读时钟时，每读出一个数据，所述计数器减一；当所述计数器为0时，FIFO存储器为空，读取数据完成。6.一种基于级联CIC的延时装置，其特征在于，包括：缓存模块，所述缓存模块包括计数器，用于在写入数据时...

【专利技术属性】
技术研发人员：朱栋，彭敏，卢艺，
申请(专利权)人：常州大学，
类型：发明
国别省市：