器件封装件及其方法技术

一种器件封装件，包括插件。插件包括：半导体衬底；第一贯穿通孔，延伸穿过半导体衬底；互连结构，包括：第一金属化图案，位于无机绝缘材料中；以及钝化膜，位于第一金属化图案上方；以及第一再分布结构，位于钝化膜上方。第一再分布结构包括位于有机绝缘材料中的第二金属化图案。器件封装件还包括集成电路管芯，位于插件上方，并且连接至插件；以及第一密封剂，围绕集成电路管芯。本申请的实施例提供了器件封装件及其方法。件及其方法。件及其方法。

【技术实现步骤摘要】
器件封装件及其方法


[0001]本申请的实施例涉及器件封装件及其方法。

技术介绍

[0002]由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的提高是最小特征尺寸的迭代减小的结果，这允许将更多的组件集成至给定区域中。随着对缩小的电子设备的需求的不断增长，出现了对更小和更具创造性的半导体管芯封装技术的需求。这种封装系统的一个示例是封装上封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高层级的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产具有增强的功能和小的占地面积的半导体器件。

技术实现思路

[0003]在一些实施例中，一种器件封装件，包括：插件，该插件包括：半导体衬底；第一贯穿通孔，延伸穿过半导体衬底，其中第一贯穿通孔从半导体衬底的正面凸出；互连结构，位于半导体衬底的正面的上方。互连结构包括：第一金属化图案，位于无机绝缘材料中；以及钝化膜，位于第一金属化图案上方。插件还包括第一再分布结构，位于钝化膜上方，第一再分布结构包括位于有机绝缘材料中的第二金属化图案，第一再分布结构与互连结构和半导体衬底相连。该器件封装件还包括集成电路管芯，该集成电路管芯位于该插件上方，并且连接至该插件；以及第一密封剂，围绕集成电路管芯。
[0004]在一些实施例中，一种器件封装件，包括：插件，不包括任何有源器件，插件包括：半导体衬底；互连结构，包括位于第一绝缘材料中的第一金属化图案；以及第一再分布结构，包括位于第二绝缘材料中的第二金属化图案，其中第二绝缘材料比第一绝缘材料具有更低的损耗角正切。器件封装件还包括集成电路管芯，电连接至插件，其中互连结构和第一再分布结构每个都位于集成电路管芯和半导体衬底之间；第一密封剂，围绕集成电路管芯，第一密封剂在平面图中完全围绕集成电路管芯，第一密封剂的外侧壁与插件的外侧壁相连；以及第二再分布结构，位于插件的与集成电路管芯相对的侧上。
[0005]在一些实施例中，一种形成器件封装件的方法，包括：在衬底上形成互连结构，其中互连结构包括通过镶嵌工艺形成的第一金属化图案；在互连结构上形成再分布结构，其中再分布结构包括第二金属化图案，与第一金属化图案相比，第二金属化图案通过不同类型的工艺形成；在再分布结构上方接合集成电路管芯；将集成电路管芯密封在密封剂中；以及实施单个化工艺。实施单个化工艺包括单个化穿过互连结构、再分布结构、和密封剂。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的
尺寸可以任意地增大或减小。
[0007]图1至图6示出了根据一些实施例的制造插件的截面图；
[0008]图7至图11示出了根据一些实施例的制造插件的截面图；
[0009]图12示出了根据一些实施例的插件的截面图；
[0010]图13至图18示出了根据一些实施例的制造具有插件的半导体封装件的截面图；
[0011]图19至图25示出了根据一些实施例的制造具有插件的半导体封装件的截面图。
具体实施方式
[0012]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0013]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0014]根据一些实施例，半导体器件可以接合在一起，用以提供具有接合至插件的多个管芯的衬底上晶圆上芯片(CoWoS
TM
)封装件。插件可以包括镀覆在图案化的光刻胶掩模中的金属化层，光刻胶掩模随后用有机绝缘层替代。可选地，插件还可以包括通过镶嵌工艺在无机绝缘材料中形成的另外的金属化层。有机绝缘层中金属化层的包括，可以允许在高工作频率(例如，大于20GHz)下改进信号完整性和/或功率完整性。另外，包括在有机绝缘材料和无机绝缘材料两者中形成的金属化层的实施例可以在处理和封装设计方面提供改进的灵活性。虽然本文中的实施例是在特定上下文中描述的，即CoWoS封装方案，但是也可以允许实施例用于其他封装方案。
[0015]图1至图6是根据一些实施例的用于形成插件200(参见图6)的工艺的中间步骤的截面图。插件可以包括位于有机绝缘层中的金属化图案，在高工作频率下提供改进的信号完整性/功率完整性。
[0016]参考图1，插件200示出为处于处理的中间阶段。插件200可以形成为较大晶圆的一部分。插件200可以根据可应用的制造工艺进行处理，以在插件200中形成集成电路。例如，插件200可以包括半导体衬底202，例如掺杂的或者未掺杂的硅，或者绝缘体上半导体(SOI)衬底的有源层。半导体衬底202可以包括其他半导体材料，例如：锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其组合。也可以使用其他衬底，例如多层衬底或者梯度衬底。
[0017]诸如晶体管、二极管、电容器、电阻器、电感器等的有源器件和/或无源器件可以形
成在半导体衬底202之中和/或之上。例如，插件200可以包括集成的深沟槽电容器(iCAP)204A，其包括设置在半导体衬底202的顶面上的部分，以及延伸至半导体衬底202中的部分。其他类型的电容器，例如深沟槽电容器(DTC)等，也是可能的。在一些实施例中，插件200不包括任何有源器件，而是仅无源器件形成在半导体衬底202之中和/或之上。在其他实施例中，插件200可以不包括有源器件和无源器件两者。
[0018]器件可以通过互连结构206互连，互连结构206包括例如金属化图案206A，其位于半导体衬底202上的一个或者多个介电层206B(也称为绝缘材料层206B)中。介电层206B可以通过无机材料形成，无机材料通过CVD工艺来沉积、并且使用镶嵌工艺(例如，单镶嵌工艺、双镶嵌工艺等)来图案化。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件封装件，包括：插件，包括：半导体衬底；第一贯穿通孔，延伸穿过所述半导体衬底，其中，所述第一贯穿通孔从所述半导体衬底的正面凸出；互连结构，位于所述半导体衬底的所述正面上方，所述互连结构包括：第一金属化图案，位于无机绝缘材料中；以及钝化膜，位于所述第一金属化图案上方；以及第一再分布结构，位于所述钝化膜上方，所述第一再分布结构包括位于有机绝缘材料中的第二金属化图案，所述第一再分布结构与所述互连结构和所述半导体衬底相连；集成电路管芯，位于所述插件上方，并且连接至所述插件；以及第一密封剂，围绕所述集成电路管芯。2.根据权利要求1所述的器件封装件，其中，所述互连结构还包括：接触焊盘，位于所述钝化膜中，其中，所述第二金属化图案电连接至所述接触焊盘，并且其中，与所述第一金属化图案相比，所述接触焊盘通过不同的材料制成。3.根据权利要求2所述的器件封装件，其中，所述接触焊盘通过铝制成。4.根据权利要求1所述的器件封装件，其中，所述第二金属化图案穿过所述钝化膜延伸至所述第一金属化图案。5.根据权利要求4所述的器件封装件，其中，所述有机绝缘材料延伸穿过所述钝化膜。6.根据权利要求1所述的器件封装件，其中，所述插件和所述第一密封剂是共末端。7.根据权利要求1所述的器件封装件，还包括：第二密封剂，围绕所述插件；以及第二再分布结构，位于所述插件和所述第二密封剂上方...

【专利技术属性】
技术研发人员：胡宪斌，侯上勇，黄诗雯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：