本发明专利技术公开一种半导体装置，包括：多个单元行，其中多个单元行至少包括第一单元行和第二单元行；第一功能块，形成在该第一单元行中，用于提供第一预定功能；以及第二功能块，形成在该第二单元行中并且被配置为提供与该第一预定功能相同的第二预定功能，其中该第一单元行和该第二单元行具有至少一个不同的物理特性。通过上述方案，将具有不同物理特性的单元行进行各种组合，使得半导体装置在功率、性能和面积方面的效率更高，并且连接数量更少和鲁棒性更好；并且本发明专利技术实施例的方案可以根据需求自由将不同物理特性的单元行进行组合和搭配，从而提供更多的设计选择，增加设计弹性。增加设计弹性。增加设计弹性。
【技术实现步骤摘要】
半导体装置和多比特触发器电路
[0001]本专利技术涉及半导体
，尤其涉及一种半导体装置和多比特触发器电路。
技术介绍
[0002]由于现代高性能集成电路(integrated circuit，IC)设计中芯片密度的快速增长和时钟频率的提高，功耗已成为一个重要问题。在同步(synchronous)IC芯片设计中，总功耗的很大一部分是由时钟网络中的触发器操作(或工作)引起的。在传统的同步设计中，所有一比特(one
‑
bit)(或单位元)触发器都被视为独立部件(independent component)。然而，近年来，随着工艺技术的进步，以及IC的特征尺寸不断缩小，最小尺寸的时钟驱动器可以触发多个触发器。因此，业内创建了多比特(multi
‑
bit)触发器。多个一比特(或单位元)触发器被配置为由单个时钟驱动器提供的时钟信号触发。在多个一比特触发器之间共享时钟驱动器可以降低总时钟动态功耗，并减少多个触发器和时钟驱动器贡献的总面积。因此，与传统的一比特(或单比特)触发器相比，多触发器(多比特触发器)在功率、性能和面积(power,performance and area，PPA)方面的效率更高。
[0003]除了PPA问题外，连接数量和鲁棒性也是设计触发器电路时要考虑的问题。因此，希望有一种新颖的多比特触发器架构，它不仅具有高效的PPA，而且还减少了连接数量并提高了鲁棒性。
技术实现思路
[0004]有鉴于此，本专利技术提供一种半导体装置和多比特触发器电路，以解决上述问题。
[0005]根据本专利技术的第一方面，公开一种半导体装置，包括：
[0006]多个单元行，其中多个单元行至少包括第一单元行和第二单元行；
[0007]第一功能块，形成在该第一单元行中，用于提供第一预定功能；以及
[0008]第二功能块，形成在该第二单元行中并且被配置为提供与该第一预定功能相同的第二预定功能，
[0009]其中该第一单元行和该第二单元行具有至少一个不同的物理特性。
[0010]根据本专利技术的第二方面，公开一种多比特触发器电路，包括：
[0011]多个第一单元行；
[0012]多个第二单元行；以及
[0013]多个单位元触发器电路，包括：
[0014]第一单位元触发器电路，形成在该多个第一单元行中的一个中；以及
[0015]第二单位元触发器电路，形成在该多个第二单元行中的一个中，
[0016]其中，该多个第一单元行和该多个第二单元行具有至少一种不同的物理特性。
[0017]本专利技术的半导体装置由于包括：多个单元行，其中多个单元行至少包括第一单元行和第二单元行；第一功能块，形成在该第一单元行中，用于提供第一预定功能；以及第二功能块，形成在该第二单元行中并且被配置为提供与该第一预定功能相同的第二预定功
能，其中该第一单元行和该第二单元行具有至少一个不同的物理特性。通过上述方案，将具有不同物理特性的单元行进行各种组合，使得半导体装置在功率、性能和面积方面的效率更高，并且连接数量更少和鲁棒性更好；并且本专利技术实施例的方案可以根据需求自由将不同物理特性的单元行进行组合和搭配，从而提供更多的设计选择，增加设计弹性。
附图说明
[0018]图1是根据本专利技术实施例的多比特触发器电路的框图。
[0019]图2是显示根据本专利技术实施例的半导体装置的示例性布局的俯视图的示意图。
[0020]图3A是具有一个鳍片(fin)和一个指状物(finger)的FINFET(Fin Field
‑
Effect Transistor，鳍式场效应晶体管)的横截面图。
[0021]图3B示出了具有一个指状物和五个鳍片的另一个FINFET的横截面图。
[0022]图3C示出了具有三根纳米线(nanowire)的纳米线GAA FET(Gate
‑
all
‑
around Field
‑
Effect Transistor，环绕栅极场效应晶体管)的截面图。
[0023]图4是显示根据本专利技术实施例的多比特触发器电路的示例性布局的俯视图的示意图。
[0024]图5A示出了根据本专利技术第一些实施例的具有弯曲或蛇形形状的示例性比特序列(bit sequence)。
[0025]图5B示出了根据本专利技术第二实施例的具有弯曲或蛇形形状的另一示例性比特序列。
[0026]图5C示出了根据本专利技术第三实施例的具有弯曲或蛇形形状的又一示例性比特序列。
[0027]图6是根据本专利技术实施例的多比特触发器电路的一比特(单比特)触发器电路之间的连接示意图。
[0028]图7是根据本专利技术另一些实施例的多比特触发器电路的一比特(单比特)触发器电路之间的连接示意图。
[0029]图8示出了根据本专利技术实施例的多比特触发器电路的示例性电路图。
具体实施方式
[0030]在下面对本专利技术的实施例的详细描述中，参考了附图，这些附图构成了本专利技术的一部分，并且在附图中通过图示的方式示出了可以实践本专利技术的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本专利技术的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本专利技术。因此，以下详细描述不应被理解为限制性的，并且本专利技术的实施例的范围仅由所附权利要求限定。
[0031]将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本专利技术构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
[0032]此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该设备可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
[0033]术语“大约”、“大致”和“约”通常表示规定值的
±
20％、或所述规定值的
±
10％、或所述规定值的
±
5％、或所述规定值的
±
3％、或规定值的
±
2％、或规定值的
±
1％、或规定值的
±
0本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，其特征在于，包括：多个单元行，其中多个单元行至少包括第一单元行和第二单元行；第一功能块，形成在该第一单元行中，用于提供第一预定功能；以及第二功能块，形成在该第二单元行中并且被配置为提供与该第一预定功能相同的第二预定功能，其中该第一单元行和该第二单元行具有至少一个不同的物理特性。2.如权利要求1所述的半导体装置，其特征在于，该第一功能块和该第二功能块均为单位元触发器电路。3.如权利要求1所述的半导体装置，其特征在于，该第一单元行的高度与该第二单元行的高度不同。4.如权利要求1所述的半导体装置，其特征在于，该第一单元行的驱动能力与该第二单元行的驱动能力不同，并且其中，该第一/第二单元行的驱动能力由以下中的至少一个确定：第一/第二单元行上对应的晶体管装置的装置宽度、鳍片数量和指状物数量。5.如权利要求1所述的半导体装置，其特征在于，该多个单元行还包括多个第一单元行和多个第二单元行，该多个第一单元行和该多个第二单元行具有至少一个不同的物理特性，并且该多个第一单元行和该多个第二单元行以交错方式排列。6.一种多比特触发器电路，其特征在于，包括：多个第一单元行；多个第二单元行；以及多个单位元触发器电路，包括：第一单位元触发器电路，形成在该多个第一单元行中的一个中；以及第二单位元触发器电路，形成在该多个第二单元行中的一个中，其中，该多个第一单元行和该多个第二单元行具有至少一种不同的物理特性。7.如权利要求6所述的多比特触发器电路，其特征在于，该多个单位元触发器电路还包括：第三单位元触发器电路，形成在该多个第一单元行中的一个中；第四单位元触发器电路，形成于该多个第二单元行中的一个中；第五单位元触发器电路，形成于该多个第一单元行中的另一个第一单元行中；第六单位元触发器电路，形成于该多个第二单元行中的另一第二单元行中；第七单位元触发器电路，形成在该另一个第一单元行中；以及第八单位元触发器电路，形成在该另一个第二单元行中，其中，由该多个单位元触发器电路依次产生的多个比特的比特序列具有蜿蜒形状或蛇形形状。8.如权利要求6所述的多比特触发器电路，其特征在于，该多个单位元触发器电路放置在预定布置中，以使由该多个单位触发器电路顺序生成的多个比特的比特序列具有正弦形状或蛇形形状。9.如权利要求6所述的多比特触发器电路，其特征在于，该第一单位元触发器电路中的至少一个电路子单元和该第二单位元触发器电路中的至少一个电路子单元具有相同的功能，但具有不同的电路。10.一种多比特触发器电路，其特征在于，包括：
多个第一单元行；多个第二单元行；以及多个单位元触发器电路，其中该多个单位元触发器电路的第一部分形成在第一单元行中，并且该多个单位元触发器电路的第二部分...
【专利技术属性】
技术研发人员：邱怡洪，池其辉，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。