本发明专利技术的一种CoaXpress低速链路数据恢复方法及系统，主要包括：FPGA利用本地时钟，对所述不同速度的CoaXpress低速链路数据使用对应倍数A的过采样方式进行数据处理；FPGA对处理后的数据使用固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B一致，则直接基于固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B不一致，则根据所述对应倍数A与所述固定倍数B之间的关系进行数据抽取，恢复低速链路的串行数据。本发明专利技术采用异步解码方式，即使用本地时钟采样进行过采样低速链路数据，然后恢复出其中的数据，因此不需要外部芯片支持CDR功能，也不需要占用FPGA额外的时钟IO资源，硬件设计更为简单。硬件设计更为简单。硬件设计更为简单。
【技术实现步骤摘要】
一种基于FPGA的CoaXpress低速链路数据恢复方法、系统及存储介质
[0001]本专利技术涉及FPGA芯片中串行数据恢复的
，特别涉及一种基于FPGA的CoaXpress低速链路数据恢复方法及系统。
技术介绍
[0002]CoaXpress（CXP）是一种采用同轴线缆进行互联的相机数据传输标准，常见于科学相机、工业相机、医学图像、航空防务等场景。CoaXpress协议是一个非对称的高速点对点串行传输协议，主要用于传输视频和静态图像，线缆多使用单条或多条同轴电缆。目前标准的最高速度为单条链路12.5Gbps。此外单条链路上除了传输图像数据之外，还需要传输低速控制信号，用于访问相机的寄存器配置。
[0003]CoaXpress低速链路主要用来传输触发信号，控制信号和进行连接测试。低速链路对于主机和相机之间建立CoaXpress协议起着重要作用。因此相机需要正确接收来自主机的低速链路数据。目前的标准，CoaXpress低速链路支持两种传输速率20.83Mbps和41.66Mbps。 对于CoaXpress标准CXP
‑
1到CXP
‑
6，需要支持20.83Mbps的传输速率，对于标准CXP10和CXP12则还需要支持41.66Mbps。同时在CXP协议建立过程中，低速链路存在从20.83Mbps到41.66Mbps的切换。因此需要一种稳定可靠的方法恢复低速链路数据。
[0004]CoaXpress低速链路数据恢复方法目前采用的是同步解码方式，即需要外部CXP PHY（外部CoaXpress协议物理层芯片）支持时钟数据恢复（Clock Data Recovery，CDR），通过低速链路数据恢复出时钟信号，再采用此时钟信号采样低速链路数据，相机从而得到与采集卡同源的低速链路数据。此方法需要外部CXP PHY支持时钟数据恢复功能，同时恢复出来的时钟送到FPGA中时，需要占用时钟I/O资源。同时，并非所有的CXP PHY都支持时钟数据恢复功能，因此同步解码方式也不利于硬件设计。同时采用同步解码方式，当数据链路从20.83Mbps切换到41.66Mbps时，CDR恢复出的时钟发生了变化，FPGA内部需要对时钟的变化进行额外处理，进行特殊的复位控制。
[0005]综上所述，现有技术的主要不足如下：（1）需要额外的物理层芯片，增加了成本，降低了系统的集成度，且需要占用更多的FPGA的I/O引脚。
[0006]（2）针对低速链路数据速率的变化还需要进行额外处理，进行特殊的复位控制，增加了操作复杂性。
技术实现思路
[0007]本专利技术提出的一种基于FPGA的CoaXpress低速链路数据恢复方法、系统及存储介质，可至少解决上述技术问题之一。
[0008]为实现上述目的，本专利技术提出了以下技术方案：一种基于FPGA的CoaXpress低速链路数据恢复方法，包括：
FPGA接收不同速度的CoaXpress低速链路数据，利用本地时钟，对所述不同速度的CoaXpress低速链路数据使用对应倍数A的过采样方式进行数据处理；FPGA对处理后的数据使用固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B一致，则直接基于固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B不一致，则根据所述对应倍数A与所述固定倍数B之间的关系进行数据抽取，恢复低速链路的串行数据；FPGA将恢复的低速链路的串行数据转换为并行数据，并进行数据对齐，得到对齐后的数据；FPGA将对齐后的数据解码，得到恢复出的CoaXpress数据。
[0009]进一步地，所述FPGA接收不同速度的CoaXpress低速链路数据，利用本地时钟，对所述不同速度的CoaXpress低速链路数据使用对应倍数A的过采样方式进行数据处理，包括：FPGA接收20.83Mbps低速链路数据和41.66Mbps低速链路数据，利用125MHz的本地时钟进行数据处理；其中，对20.83Mbps低速链路数据，进行6倍过采样处理；对41.66Mbps低速链路数据，进行3倍过采样处理。
[0010]进一步地，所述FPGA对处理后的数据使用固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B一致，则直接基于固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B不一致，则根据所述对应倍数A与所述固定倍数B之间的关系进行数据抽取，恢复低速链路的串行数据，包括：FPGA对处理后的数据使用3倍过采样方式，恢复低速链路的串行数据；对于41.66Mbps低速链路数据，所述3倍过采样方式与链路速度相匹配；对于20.83Mbps低速链路数据，FPGA本地时钟对应6倍过采样，则进行数据抽取，获得3倍过采样的结果。
[0011]进一步地，所述FPGA将恢复的低速链路的串行数据转换为并行数据，并进行数据对齐，得到对齐后的数据，包括：FPGA将恢复的低速链路的串行数据转换进行1:10的串并转换，得到10bit的低速链路数据；FPGA根据Comma字符计算所述10bit的低速链路数据的bit移位，并将所述10bit的低速链路数据进行对齐。
[0012]进一步地，所述FPGA将对齐后的数据解码，得到恢复出的CoaXpress数据，包括：FPGA根据8B/10B编码表，恢复出CoaXpress低速链路传输的数据和控制码。
[0013]进一步地，还包括：FPGA接收不同速度的CoaXpress低速链路数据后，对所述不同速度的CoaXpress低速链路数据进行实时监测，包括：监测当前的低速链路数据的速率，监测当前链路数据传输是否出错以及监测当前链路数据是否丢失。
[0014]另一方面，本专利技术还提出了一种基于FPGA的CoaXpress低速链路数据恢复系统，用于对上述的CoaXpress低速链路数据进行恢复，包括：过采样模块，使用3倍过采样方式，恢复低速链路的串行数据；对于41.66Mbps低速链路数据，所述3倍过采样方式与链路速度相匹配；对于20.83Mbps低速链路数据，FPGA本地时钟对应6倍过采样，则进行数据抽取，获得3倍过采样的结果；
串并转换模块，用于将恢复的低速链路的串行数据转换进行1:10的串并转换，得到10bit的低速链路数据；Comma对齐模块，用于根据Comma字符计算所述10bit的低速链路数据的bit移位，并将所述10bit的低速链路数据进行对齐；10B/8B解码模块，用于根据8B/10B编码表，恢复出CoaXpress低速链路传输的数据和控制码。
[0015]进一步地，还包括：链路监测模块，用于对不同速度的CoaXpress低速链路数据进行实时监测，包括：监测当前的低速链路数据的速率，监测当前链路数据传输是否出错以及监测当前链路数据是否丢失，并将上述信息发送到串并转换模块。
[0016]进一步地，所述链路监测模块对所述CoaXpress低速链路数据进行采样，按照设定的时间频率统计采样后本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的CoaXpress低速链路数据恢复方法，其特征在于，包括：FPGA接收不同速度的CoaXpress低速链路数据，利用本地时钟，对所述不同速度的CoaXpress低速链路数据使用对应倍数A的过采样方式进行数据处理；FPGA对处理后的数据使用固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B一致，则直接基于固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B不一致，则根据所述对应倍数A与所述固定倍数B之间的关系进行数据抽取，恢复低速链路的串行数据；FPGA将恢复的低速链路的串行数据转换为并行数据，并进行数据对齐，得到对齐后的数据；FPGA将对齐后的数据解码，得到恢复出的CoaXpress数据。2.根据权利要求1所述的基于FPGA的CoaXpress低速链路数据恢复方法，其特征在于，所述FPGA接收不同速度的CoaXpress低速链路数据，利用本地时钟，对所述不同速度的CoaXpress低速链路数据使用对应倍数A的过采样方式进行数据处理，包括：FPGA接收20.83Mbps低速链路数据和41.66Mbps低速链路数据，利用125MHz的本地时钟进行数据处理；其中，对20.83Mbps低速链路数据，进行6倍过采样处理；对41.66Mbps低速链路数据，进行3倍过采样处理。3.根据权利要求1所述的基于FPGA的CoaXpress低速链路数据恢复方法，其特征在于，所述FPGA对处理后的数据使用固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B一致，则直接基于固定倍数B的过采样方式，恢复低速链路的串行数据；若所述对应倍数A与所述固定倍数B不一致，则根据所述对应倍数A与所述固定倍数B之间的关系进行数据抽取，恢复低速链路的串行数据，包括：FPGA对处理后的数据使用3倍过采样方式，恢复低速链路的串行数据；对于41.66Mbps低速链路数据，所述3倍过采样方式与链路速度相匹配；对于20.83Mbps低速链路数据，FPGA本地时钟对应6倍过采样，则进行数据抽取，获得3倍过采样的结果。4.根据权利要求1所述的基于FPGA的CoaXpress低速链路数据恢复方法，其特征在于，所述FPGA将恢复的低速链路的串行数据转换为并行数据，并进行数据对齐，得到对齐后的数据，包括：FPGA将恢复的低速链路的串行数据转换进行1:10的串并转换，得到10bit的低速链路数据；FPGA根据Comma字符计算所述10bit的低速链路数据的bit移位，并将所述10bit的低速链路数据进行对齐。5.根据权利要求1所述的基于FPGA的CoaXpress低速链路数据恢复方法，其特征在于，所述...
【专利技术属性】
技术研发人员：王淑文，张光宇，杨晨飞，曹桂平，董宁，
申请(专利权)人：合肥埃科光电科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。