半导体结构、半导体器件及其形成方法技术

示例性器件包括衬底延伸部分上方的沟道层堆叠件、栅极和绝缘层。沟道层堆叠件在第一外延源极/漏极和第二外延源极/漏极之间延伸。栅极围绕沟道层堆叠件的每个沟道层。绝缘层位于衬底延伸部分上方，栅极位于沟道层堆叠件的最底部沟道层和绝缘层之间，并且绝缘层位于栅极和衬底延伸部分之间。绝缘层在第一外延源极/漏极和第二外延源极/漏极之间延伸，外延源极/漏极的每个可以包括未掺杂外延层。未掺杂外延层的顶面位于最底部沟道层的底面下方和/或绝缘层的顶面之上。绝缘层可以包裹衬底延伸部分和/或在其中具有气隙。本申请的实施例还涉及半导体结构、半导体器件及其形成方法。半导体器件及其形成方法。半导体器件及其形成方法。

【技术实现步骤摘要】
半导体结构、半导体器件及其形成方法


[0001]本申请的实施例涉及半导体结构、半导体器件及其形成方法。

技术介绍

[0002]最近，已经引入了多栅极器件(其具有部分或完全在沟道周围延伸的栅极以在至少两侧上提供对沟道的访问)，以改善栅极控制。多栅极器件能够大幅缩减IC技术、保持栅极控制以及减轻短沟道效应(SCE)，同时与传统IC制造工艺无缝集成。随着多栅极器件的不断缩放，需要先进的技术用于优化多栅极器件的可靠性和/或性能。

技术实现思路

[0003]本申请的一些实施例提供了一种半导体结构，包括：半导体台面；半导体层，设置在所述半导体台面上方；栅极堆叠件，围绕所述半导体层；以及介电层，设置在所述栅极堆叠件和所述半导体台面之间，其中，所述介电层包裹所述半导体台面。
[0004]本申请的另一些实施例提供了一种半导体器件，包括：第一外延源极/漏极和第二外延源极/漏极，设置在衬底上方，其中，所述衬底的升高部分位于所述第一外延源极/漏极和所述第二外延源极/漏极之间；绝缘层，设置在所述衬底的所述升高部分上方并且位于所述第一外延源极/漏极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：半导体台面；半导体层，设置在所述半导体台面上方；栅极堆叠件，围绕所述半导体层；以及介电层，设置在所述栅极堆叠件和所述半导体台面之间，其中，所述介电层包裹所述半导体台面。2.根据权利要求1所述的半导体结构，还包括：外延源极/漏极结构，具有设置在未掺杂部分上方的掺杂部分，其中，所述掺杂部分设置为与所述半导体层相邻，并且所述未掺杂部分设置为与所述介电层和所述半导体台面相邻。3.根据权利要求2所述的半导体结构，其中，所述外延源极/漏极结构的所述未掺杂部分的顶面位于所述介电层的顶面和所述半导体层的底面之间。4.根据权利要求1所述的半导体结构，其中，所述介电层的第一厚度大于所述半导体层的第二厚度。5.根据权利要求1所述的半导体结构，其中：所述介电层具有沿第一方向的第一尺寸以及沿与所述第一方向不同的第二方向的第二尺寸；所述半导体层具有沿所述第一方向的第三尺寸以及沿所述第二方向的第四尺寸；以及所述第一尺寸约等于所述第三尺寸，并且所述第二尺寸大于所述第四尺寸。6.根据权利要求1所述的半导体结构，还包括：隔离部件，设置为与所述半导体台面相邻，其中，所述介电层位于所述隔离部件和所述栅极堆叠件之间。7.根据权利要求6所述的半导体结构，其中，所述栅极堆叠件和所述半导体台面之间的所述介电层的第一厚度小于所述栅极堆叠件和所述隔离部件之间的所述介电层的第二厚度。8.根据权利要求1所述的半导体结构，还包括：气隙，设置在所述介电层中。9.一种半导体器件，包括：第一外延源极/漏极和第二外延源极/漏极，设置在衬底上方，其中，所述衬底的...

【专利技术属性】
技术研发人员：刘格成，刘昌淼，郑铭龙，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：