制造半导体器件的方法技术

根据本申请的实施例提供了制造半导体器件的方法。在制造半导体器件的方法中，获得初始图案布局。初始图案布局包括鳍图案，鳍图案包括将形成为有源鳍结构的有源鳍图案和不形成为实际鳍结构或者将被去除的伪鳍图案。鳍图案的位置被修改如下。将相邻的有源鳍图案之间的间距增加第一量，将伪鳍图案之间的间距减小第二量，以及将伪鳍图案中的一个伪鳍图案和与该伪鳍图案相邻的有源鳍图案中一个有源鳍图案之间的间距减小第三量。放置芯轴图案，使得修改了位置的鳍图案沿着芯轴图案的纵向边缘放置。放置。放置。

【技术实现步骤摘要】
制造半导体器件的方法


[0001]本申请的实施例涉及制造半导体器件的方法。

技术介绍

[0002]随着半导体行业在追求更高的器件密度、更高的性能、更低的功耗以及更低的成本方面已进展到纳米技术工艺节点，来自制造问题及设计问题二者的挑战已促成三维设计(诸如，鳍式场效应晶体管(fin FET))的发展。在fin FET器件中，可以利用额外的侧壁并且可以抑制短沟道效应。

技术实现思路

[0003]根据本申请的一个实施例，提供了一种制造半导体器件的方法，包括：通过使用计算机获得包括鳍图案的初始图案布局，鳍图案包括将形成为有源鳍结构的有源鳍图案和不形成为实际鳍结构或者将被去除的伪鳍图案。通过计算机以如下方式修改鳍图案的位置：将相邻的有源鳍图案之间的间距增加第一量；将伪鳍图案之间的间距减小第二量；以及将伪鳍图案中的一个伪鳍图案和与伪鳍图案中的一个伪鳍图案相邻的有源鳍图案中一个有源鳍图案之间的间距减小第三量。通过计算机放置芯轴图案，使得修改了位置的鳍图案沿着芯轴图案的纵向边缘放置；基于芯轴图案制造光掩模；以及使用光掩模在下面的层的上方形成光刻胶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：通过使用计算机获得包括鳍图案的初始图案布局，所述鳍图案包括将形成为有源鳍结构的有源鳍图案和不形成为实际鳍结构或者将被去除的伪鳍图案；通过所述计算机以如下方式修改所述鳍图案的位置：将相邻的有源鳍图案之间的间距增加第一量；将所述伪鳍图案之间的间距减小第二量；以及将所述伪鳍图案中的一个伪鳍图案和与所述伪鳍图案中的所述一个伪鳍图案相邻的所述有源鳍图案中一个有源鳍图案之间的间距减小第三量；通过所述计算机放置芯轴图案，使得修改了位置的所述鳍图案沿着所述芯轴图案的纵向边缘放置；基于所述芯轴图案制造光掩模；以及使用所述光掩模在下面的层的上方形成光刻胶图案。2.根据权利要求1所述的方法，其中，所述第一量是所述修改之前相邻的有源鳍图案之间的所述间距的1％至10％。3.根据权利要求1所述的方法，其中：所述芯轴图案包括有源芯轴图案和伪芯轴图案，放置所述有源芯轴图案，使得所述有源鳍图案分别沿着所述有源芯轴图案的纵向边缘放置，以及放置所述伪芯轴图案，使得所述伪鳍图案沿着所述伪芯轴图案的纵向边缘放置。4.根据权利要求3所述的方法，其中，所述第三量为(边缘偏移量
‑
所述第二量)/2，其中所述边缘偏移量为((位于所述伪芯轴图案的一侧上的以恒定的节距布置的所述有源鳍图案的数量)/2
‑
0.5)
×
所述第一量。5.根据权利要求4所述的方法，其中，所述第二量等于零。6.根据权利要求4所述的方法，其中，所述第二量大于零并且等于或小于所述修改之前的所述伪鳍图案之间的所述间距的10％。7.根据权利要求4所述的方法，其中，所述第三量为所述修改之前所述伪鳍图案中的一个伪鳍图案和与所述伪鳍图案中的所述一个伪鳍图案相邻的所述有源鳍图案中一个有源鳍图案之间的所述间距的1％至10％。8.一种制造半导体器件的方法，包括：在设置在衬底上方的硬掩模层上方设置的牺牲层上方使用第一光掩模形成第一光刻胶图案；通过图案化所述牺牲层形成牺牲图案；在所述牺牲图案的侧壁上形成侧壁图案；去除所述牺牲图案，从而留下所述...

【专利技术属性】
技术研发人员：张又仁，陈志仰，陈华丰，潘国华，江木吉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：