电压模式发射器制造技术

本发明专利技术公开了一种电压模式发射器，包括：一串行器、一前端驱动电路、一驱动电路和一电阻校正电路。串行器用来将一数据转换为一串行数据。前端驱动电路用来驱动所述串行数据。驱动电路包括一切片、一复制切片、一参考电压产生电路、一第一运算放大器和一第二运算放大器。参考电压产生电路耦接在一第一工作电压与一第二工作电压之间且包括一电阻。电阻校正电路用来：利用一第一电流源和一参考电阻产生一参考电压，其中，所述第一电流源为经过一带隙基准电路校正后的电流源；利用一第二电流源流经所述电阻来产生一目标电压；以及根据所述参考电压和所述目标电压调整所述电阻。考电压和所述目标电压调整所述电阻。考电压和所述目标电压调整所述电阻。

【技术实现步骤摘要】
电压模式发射器


[0001]本专利技术涉及电压模式发射器，尤其涉及电压模式发射器的驱动电路及其电阻校正电路。

技术介绍

[0002]图1是现有芯片的示意图。芯片10包括主电路110、串行器(serializer)120、前端驱动电路(pre
‑
driver circuit)130和驱动电路140。串行器120根据时钟信号CLK将主电路110所产生的并行数据(parallel data)DP串行化(serialize)以产生串行数据(serial data)DS，然后串行数据DS经过前端驱动电路130和驱动电路140后由引脚PD1和引脚PD2输出。RL是负载电阻。前端驱动电路130和驱动电路140用来驱动串行数据DS的输出，其操作原理为本
中具有普通知识的技术人员所熟知，故不再赘述。
[0003]驱动电路140的内部电阻需要与负载电阻RL匹配。然而，一些因素(例如制程、电压、温度的改变)会导致驱动电路140的内部电阻的电阻值产生变化，所以现有技术使用一个电阻值精准的外部电阻RE(位于芯片10的外部)作为校正驱动电路140的内部电阻的参考。现有技术的缺点是芯片10需要提供额外的引脚PD3和引脚PD4，造成芯片10的面积变大且成本增加。

技术实现思路

[0004]本专利技术的目的在于提供一种电压模式发射器，以改善现有技术的不足。
[0005]本专利技术的一些实施例提供一种电压模式发射器。电压模式发射器通过一第一输出引脚和一第二输出引脚输出信号，包括：一串行器、一前端驱动电路、一驱动电路和一电阻校正电路。串行器用来将一数据转换为一串行数据。前端驱动电路耦接所述串行器，用来驱动所述串行数据。驱动电路包括一切片(slice)、一复制切片(replica slice)、一参考电压产生电路、一第一运算放大器和一第二运算放大器。切片包括一第一晶体管和一第二晶体管，用来提供一输出信号到所述第一输出引脚或所述第二输出引脚。复制切片耦接所述切片，包括一第三晶体管和一第四晶体管，其中，所述第一晶体管的一第一栅极耦接所述第三晶体管的一第三栅极，且所述第二晶体管的一第二栅极耦接所述第四晶体管的一第四栅极。参考电压产生电路耦接在一第一工作电压与一第二工作电压之间且包括一电阻，用来在所述电阻的两端分别产生一第一参考电压和一第二参考电压。第一运算放大器耦接在所述复制切片与所述参考电压产生电路之间，用来接收所述第一参考电压并提供一第一栅极电压到所述第一栅极和所述第三栅极。第二运算放大器耦接在所述复制切片与所述参考电压产生电路之间，用来接收所述第二参考电压并提供一第二栅极电压到所述第二栅极和所述第四栅极。电阻校正电路用来：利用一第一电流源和一参考电阻产生一第三参考电压，其中，所述第一电流源为经过一带隙基准电路校正后的电流源；利用一第二电流源流经所述电阻来产生一目标电压；以及根据所述第三参考电压和所述目标电压调整所述电阻。
[0006]本专利技术的电压模式发射器不需要外接电阻即可补偿或校正因制程变异所造成的
电阻值变化。相较于现有技术，采用本专利技术的电压模式发射器的芯片可以减少引脚。
[0007]有关本专利技术的特征、实施与功效，现结合附图对优选实施例详细说明如下。
附图说明
[0008]图1为现有芯片的示意图；
[0009]图2为根据本专利技术一些实施例示出的芯片的功能方块图；
[0010]图3为根据本专利技术一些实施例示出的驱动电路的电路图；
[0011]图4为根据本专利技术一些实施例示出的电阻校正电路的电路图；以及
[0012]图5为根据本专利技术一些实施例示出的使用带隙基准电路校正电流源的示意图。
[0013]附图标记说明：
[0014][0015]具体实施方式
[0016]以下说明内容中的技术用语是参照本
的习惯用语，如本说明书对部分用语加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。
[0017]本专利技术的公开内容包括电压模式发射器。由于本专利技术的电压模式发射器所包括的部分元件单独而言可能为已知元件，因此在不影响该装置专利技术的充分公开和可实施性的前提下，以下说明对于已知元件的细节将予以省略。
[0018]图2为根据本专利技术一些实施例示出的芯片的功能方块图。芯片20(例如系统级芯片
〔System on a Chip，SoC〕)，包括主电路210和电压模式发射器215。主电路210根据时钟信号CLK操作以实现芯片20的主要功能，电压模式发射器215将主电路210所产生的并行数据DP转换成串行数据DS并通过芯片20的输出引脚PD1和输出引脚PD2输出。串行器220与前端驱动电路230的功能和操作原理分别与串行器120与前端驱动电路130相同，故不再赘述。驱动电路300用来驱动串行数据DS。本专利技术是利用芯片20内部的电阻校正电路400来校正驱动电路300内部的电阻，所以本专利技术的芯片20不需要额外的引脚来连接外部电阻。
[0019]图3为根据本专利技术一些实施例示出的驱动电路300的电路图。驱动电路300包括参考电压产生电路310、运算放大器320、运算放大器330、复制切片(replica slice)340和切片(slice)350。
[0020]参考电压产生电路310包括电阻R1、电阻R7和电阻R2，电阻R7的电阻值可调节。电阻R1、电阻R7和电阻R2串联接于工作电压VDD与工作电压Vref之间(VDD>Vref，Vref可以是接地基准电压)。更明确地说，电阻R1的一端耦接或电连接工作电压VDD，电阻R1的另一端耦接或电连接节点N1；电阻R7的一端耦接或电连接节点N1，电阻R7的另一端耦接或电连接节点N2；电阻R2的一端耦接或电连接节点N2，电阻R2的另一端耦接或电连接工作电压Vref。通过电阻分压，参考电压产生电路310在节点N1和节点N2上分别产生参考电压Vr1和参考电压Vr2。若电阻R7的电阻值改变，则参考电压Vr1和参考电压Vr2改变。
[0021]运算放大器320具有两个输入端和一个输出端。运算放大器320的其中一个输入端耦接或电连接节点N1，运算放大器320的另一个输入端耦接或电连接节点N3，运算放大器320的输出端输出栅极电压Vgp。运算放大器330具有两个输入端和一个输出端。运算放大器330的其中一个输入端耦接或电连接节点N2，运算放大器330的另一个输入端耦接或电连接节点N4，运算放大器330的输出端输出栅极电压Vgn。本
中具有普通知识的技术人员可知，运算放大器320和运算放大器330分别在节点N3和节点N4上产生电压V1和电压V2，而电压V1和电压V2分别实质上等于参考电压Vr1和参考电压Vr2。
[0022]复制切片340包括晶体管M1、晶体管M2、电阻R3、电阻R4和电阻R8。晶体管M1的源极耦接或电连接工作电压VDD，晶体管M1的栅极耦接或电连接运算放大器320的输出端。晶体管M2的源极耦接或电连接工作电压Vref，晶体管M2的栅极耦接或电连接运算放大器330本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压模式发射器，通过一第一输出引脚和一第二输出引脚输出信号，包括：一串行器，用来将一数据转换为一串行数据；一前端驱动电路，耦接所述串行器，用来驱动所述串行数据；一驱动电路，包括：一切片，包括一第一晶体管和一第二晶体管，用来提供一输出信号到所述第一输出引脚或所述第二输出引脚；一复制切片，耦接所述切片，包括一第三晶体管和一第四晶体管，其中，所述第一晶体管的一第一栅极耦接所述第三晶体管的一第三栅极，且所述第二晶体管的一第二栅极耦接所述第四晶体管的一第四栅极；一参考电压产生电路，耦接在一第一工作电压与一第二工作电压之间且包括一电阻，用来在所述电阻的两端分别产生一第一参考电压和一第二参考电压；一第一运算放大器，耦接在所述复制切片与所述参考电压产生电路之间，用来接收所述第一参考电压并提供一第一栅极电压到所述第一栅极和所诉第三栅极；以及一第二运算放大器，耦接在所述复制切片与所述参考电压产生电路之间，用来接收所述第二参考电压并提供一第二栅极电压到所述第二栅极和所述第四栅极；以及一电阻校正电路，用来：利用一第一电流源和一参考电阻产生一第三参考电压，其中，所述第一电流源为经过一带隙基准电路校正后的电流源；利用一第二电流源流经所述电阻来产生一目标电压；以及根据所述第三参考电压和所述目标电压调整所述电阻。2.根据权利要求1所述的电压模式发射器，其特征在于，所述电阻为一第一电阻，所述复制切片还包括：一第二电阻，具有一第一端和一第二端，所述第一端耦接所述第一运算放大器的一输入端，所述第二端耦接所述第二运算放大器的一输入端；一第三电阻，耦接在所述第三晶体管与所述第二电阻之间...

【专利技术属性】
技术研发人员：许博豪，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：