一种测试电路及降低扫描测试中捕获阶段功耗的方法技术

一种测试电路及降低扫描测试中捕获阶段功耗的方法，其中测试电路应用于功能模块，该电路包括：至少两个内部复位模块，用于一一对应地对功能模块内部的至少两个节点进行复位控制；至少两个保持寄存器，被配置为在扫描数据移入阶段输入并锁存测试向量，在捕获阶段输出锁存的测试向量，其输入第一扫描测试使能信号、功能逻辑模块的输出信号和测试向量；第一或门，其输入第二扫描测试使能信号和控制寄存器的输出信号；至少两个第二或门，其输入对应的保持寄存器的输出信号和第一或门的输出信号，其输出端连接对应的内部复位模块。由此，在DFT scan的捕获阶段，能够实现功能模块内部的部分节点处于复位状态，有效降低了捕获阶段功耗。耗。耗。

【技术实现步骤摘要】
一种测试电路及降低扫描测试中捕获阶段功耗的方法


[0001]本申请涉及电路测试
，特别是涉及一种测试电路及降低扫描测试中捕获阶段功耗的方法。

技术介绍

[0002]DFT scan（Design for Test scan，可测性设计扫描）测试是芯片结构化测试中不可或缺的高效低成本的测试手段。其不同于功能测试，在扫描测试中，大量寄存器和组合逻辑都在翻转，使得功耗往往大于功能模式下的功耗。在后端实现偏重于功能的情况下，导致在scan测试时容易出现功耗过大的问题，从而致使测试失败。如何在scan测试过程中，合理规划，增加对芯片的控制能力，避免瞬态功耗过大，对良率、成本至关重要。

技术实现思路

[0003]为了解决现有技术存在的不足，本申请的目的在于提供一种测试电路及降低扫描测试中捕获阶段功耗的方法，能够在DFT scan的捕获阶段实现部分电路处于复位状态，有效降低了捕获阶段功耗，进而能够避免功耗过大导致的测试失败，还有助于减小功耗过大对芯片良率和成本的影响。
[0004]为实现上述目的，本申请提供的测试电路，应用于功能模块，芯片内包括多个所述功能模块；所述测试电路包括：至少两个内部复位模块，用于一一对应地对所述功能模块内部的至少两个节点进行复位控制；控制寄存器和功能逻辑模块；至少两个保持寄存器，与所述至少两个内部复位模块对应设置；被配置为在扫描数据移入阶段输入并锁存测试向量，在捕获阶段输出锁存的测试向量；所述保持寄存器的第一输入端输入第一扫描测试使能信号；所述保持寄存器的第二输入端连接功能逻辑模块的输出端；所述保持寄存器的第三输入端输入所述测试向量；第一或门，所述第一或门的第一输入端输入第二扫描测试使能信号；所述第一或门的第二输入端连接控制寄存器的输出端；至少两个第二或门，与所述至少两个内部复位模块对应设置；所述第二或门的第一输入端连接对应的保持寄存器的输出端；所述第二或门的第二输入端连接所述第一或门的输出端；所述第二或门的输出端连接对应的内部复位模块，以使所述内部复位模块在所述捕获阶段基于接收到的测试向量确定置位复位状态。
[0005]进一步地，所述保持寄存器，包括：所述D触发器，所述D触发器的第一输入端输入所述测试向量；所述D触发器的第二输入端连接所述多路选择器的输出端；所述多路选择器，所述多路选择器的第一输入端输入所述第一扫描测试使能信号；所述多路选择器的第二输入端连接所述功能逻辑模块的输出端，以输入功能控制信号；
所述多路选择器的第三输入端连接所述D触发器的输出端；所述多路选择器的输出端连接对应的内部复位模块。
[0006]为实现上述目的，本申请还提供一种降低扫描测试中捕获阶段功耗的方法，所述方法应用于如上所述的测试电路，该方法包括：在扫描数据移入阶段，保持寄存器输入并锁存测试向量；在捕获阶段，所述保持寄存器输出锁存的测试向量；对应的内部复位模块基于接收到的测试向量确定置位复位状态，以确定是否对功能模块内部对应的节点进行复位控制。
[0007]进一步地，在所述扫描数据移入阶段，所述测试电路接收到的第一扫描测试使能信号和第二扫描测试使能信号为高电平。
[0008]进一步地，在所述捕获阶段，所述测试电路接收到的第一扫描测试使能信号为高电平，第二扫描测试使能信号为低电平，且控制寄存器的输出端输出低电平。
[0009]进一步地，所述对应的内部复位模块基于所述测试向量确定置位复位状态的步骤，包括：响应于基于所述测试向量产生高电平信号，所述对应的内部复位模块处于置位状态；响应于基于所述测试向量产生低电平信号，所述对应的内部复位模块处于复位状态。
[0010]进一步地，所述对应的内部复位模块基于所述测试向量确定置位复位状态的步骤，包括：响应于基于所述测试向量产生高电平信号，所述对应的内部复位模块处于复位状态；响应于基于所述测试向量产生低电平信号，所述对应的内部复位模块处于置位状态。
[0011]进一步地，在所述扫描数据移入阶段前，所述方法还包括：获取所述测试电路的功耗；响应于所述功耗大于预设阈值，在所述捕获阶段和所述扫描数据移入阶段，控制寄存器的输出端被配置为低电平信号；响应于所述功耗小于等于预设阈值，在所述捕获阶段和所述扫描数据移入阶段，控制寄存器的输出端被配置为高电平信号。
[0012]进一步地，在所述扫描数据移入阶段前，所述方法还包括：对所述测试电路中的内部复位模块对应的测试模式进行组合配置，以使在捕获阶段中，部分内部复位模块对应的测试模式不发生翻转。
[0013]为实现上述目的，本申请还提供一种芯片，所述芯片上集成有至少一个功能模块，所述功能模块包括如上所述的测试电路。
[0014]为实现上述目的，本申请还提供一种电子设备，包括处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器，用于执行所述存储器所存放的计算机程序，实现如上所述的降低扫描测试中捕获阶段功耗的方法。
[0015]为实现上述目的，本申请还提供一种计算机可读存储介质，所述存储介质中存储
有至少一条指令，所述指令由处理器加载并执行以实现如上所述的降低扫描测试中捕获阶段功耗的方法。
[0016]根据本申请提供的测试电路及降低扫描测试中捕获阶段功耗的方法，通过保持寄存器输入第一扫描测试使能信号、测试向量和功能逻辑模块的输出信号，在扫描数据移入阶段输入并锁存测试向量，在捕获阶段输出锁存的测试向量，并通过第一或门输入第二扫描测试使能信号和控制寄存器的输出信号，以及通过第二或门输入保持寄存器的输出信号、第一或门的输出信号，并输出至对应的内部复位模块，以使内部复位模块在捕获阶段基于接收到的测试向量确定置位复位状态，来通过内部复位模块对功能模块内部的对应节点进行复位控制。由此，能够在DFT scan的捕获阶段，对功能模块内部的节点实现化整为零地控制，使得部分节点处于复位状态，有效降低了捕获阶段功耗，进而能够避免功耗过大导致的测试失败，还有助于减小功耗过大对芯片良率和成本的影响。
[0017]本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。
附图说明
[0018]附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：图1为根据本申请实施例的测试电路结构示意图；图2为本申请实施例的保持寄存器结构示意图；图3为本申请实施例的复位测试向量对应相关信号波形图；图4为根据本申请实施例的降低扫描测试中捕获阶段功耗的方法流程图；图5为根据本申请实施例的芯片结构框图；图6为根据本申请实施例的电子设备结构框图。
具体实施方式
[0019]下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试电路，其特征在于，应用于功能模块，芯片内包括多个所述功能模块；所述测试电路包括：至少两个内部复位模块，用于一一对应地对所述功能模块内部的至少两个节点进行复位控制；控制寄存器和功能逻辑模块；至少两个保持寄存器，与所述至少两个内部复位模块对应设置；被配置为在扫描数据移入阶段输入并锁存测试向量，在捕获阶段输出锁存的测试向量；所述保持寄存器的第一输入端输入第一扫描测试使能信号；所述保持寄存器的第二输入端连接所述功能逻辑模块的输出端；所述保持寄存器的第三输入端输入所述测试向量；第一或门，所述第一或门的第一输入端输入第二扫描测试使能信号；所述第一或门的第二输入端连接所述控制寄存器的输出端；至少两个第二或门，与所述至少两个内部复位模块对应设置；所述第二或门的第一输入端连接对应的保持寄存器的输出端；所述第二或门的第二输入端连接所述第一或门的输出端；所述第二或门的输出端连接对应的内部复位模块，以使所述内部复位模块在所述捕获阶段基于接收到的测试向量确定置位复位状态。2.根据权利要求1所述的测试电路，其特征在于，所述保持寄存器，包括：D触发器，所述D触发器的第一输入端输入所述测试向量；所述D触发器的第二输入端连接多路选择器的输出端；多路选择器，所述多路选择器的第一输入端输入所述第一扫描测试使能信号；所述多路选择器的第二输入端连接所述功能逻辑模块的输出端，以输入功能控制信号；所述多路选择器的第三输入端连接所述D触发器的输出端；所述多路选择器的输出端连接对应的内部复位模块。3.一种降低扫描测试中捕获阶段功耗的方法，所述方法应用于权利要求1或2所述的测试电路，该方法包括：在扫描数据移入阶段，保持寄存器输入并锁存测试向量；在捕获阶段，所述保持寄存器输出锁存的测试向量；对应的内部复位模块基于接收到的测试向量确定置位复位状态，以确定是否对功能模块内部对应的节点进行复位控制。4.根据权利要求3所述的降低扫描测试中捕获阶段功耗的方法，其特征在于，在所述扫描数据移入阶段，所述测试电路接收到的第一扫描测试使能信号和第二扫描测试使能信号为高电平。5.根据权利要求3所述的降低扫描测试中捕获阶段功耗的方法，其特征在于，在所述捕获阶段，所述测试电路接...

【专利技术属性】
技术研发人员：刘家正，
申请(专利权)人：上海励驰半导体有限公司，
类型：发明
国别省市：