具有电源噪声抑制的电路芯片制造技术

一种具有电源噪声抑制的电路芯片包含开关单元、储能单元与操作电路。开关单元具有第一连接端与第二连接端。第一连接端适于接收电源电压。开关单元用以根据时钟信号选择性地导通第一连接端与第二连接端之间的第一链接路径。储能单元耦合于第二连接端。于开关单元导通第一链接路径时，储能单元用以根据电源电压产生于第二连接端产生储存电压。操作电路耦合于第二连接端。操作电路用以根据储存电压进行操作。操作。操作。

【技术实现步骤摘要】
具有电源噪声抑制的电路芯片


[0001]本申请是关于噪声抑制技术，特别是一种具有电源噪声抑制的电路芯片。

技术介绍

[0002]传统上，为了抑制电源电压上的电源噪声，会透过由电阻与电容所构成的低通滤波器将其滤除。然而，电阻的设置在芯片的布局中通常占据了很大的面积。特别是在需要很低频的电路设计中，更需要电阻值较大的电阻而致使其所需的布局面积更大。此外，电阻的设置也会致使电源电压所需的安定时间(settling time)过长。

技术实现思路

[0003]本申请提供一种具有电源噪声抑制的电路芯片。在一实施例中，具有电源噪声抑制的电路芯片包含开关单元、储能单元以及操作电路。开关单元具有第一连接端与第二连接端。开关单元的第一连接端适于接收电源电压。开关单元用以根据时钟信号选择性导通第一连接端与第二连接端之间的第一链接路径。储存单元耦合于开关单元的第二连接端。于开关单元导通第一链接路径时，储能单元用以根据电源电压于第二连接端产生储存电压。操作电路耦合于第二连接端，并用以根据储存电压进行操作。
[0004]以下在实施方式中详细叙述本申请的详细特征以及优点，其内容足以使任何本领域技术人员了解本申请的
技术实现思路
并据以实施，并且根据本说明书所揭露的内容、申请专利范围及附图，任何本领域技术人员可轻易地理解本申请相关的目的及优点。
附图说明
[0005]图1为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0006]图2为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0007]图3为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0008]图4为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0009]图5为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0010]图6为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0011]图7为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0012]图8为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0013]图9为操作电路的一实施例的示意图。
[0014]图10为具有电源噪声抑制的电路芯片的一实施例的示意图。
[0015]图11为具有电源噪声抑制的电路芯片的一实施例的示意图。
具体实施方式
[0016]为使本申请的实施例的上述目的、特征和优点能更明显易懂，下文配合附图，作详细说明如下。
[0017]图1为具有电源噪声抑制的电路芯片100的示意图。请参阅图1，具有电源噪声抑制的电路芯片100包含开关单元110、储能单元120以及操作电路130。开关单元110具有第一连接端、第二连接端以及时钟控制端。开关单元110的第一连接端适于接收一电源电压VDD。开关单元110的时钟控制端适于接收一时钟信号CLK。储能单元120耦合于开关单元110的第二连接端与接地电压GND之间。并且，操作电路130耦合于开关单元110的第二连接端。
[0018]开关单元110用以根据时钟控制端所接收的时钟信号CLK选择性地导通第一连接端至第二连接端的第一链接路径。储能单元120用以于第一链接路径导通时进行储能，以及于第一链接路径不导通时根据本身所储的电能作为一电压源。并且，操作电路130可运用储能单元120所提供的电压进行操作。
[0019]在一些实施例中，开关单元110可根据时钟信号CLK导通第一链接路径。例如，开关单元110可在时钟信号CLK的逻辑值为“1”时导通第一链接路径。于第一链接路径导通时，开关单元110的第一连接端可电性连接至第二连接端，并且第一连接端上的电源电压VDD会传递至第二连接端，以致储能单元120可根据电源电压VDD产生一储存电能，并且此储存电能会于第二连接端上产生一储存电压VS。
[0020]此外，开关单元110可根据时钟信号CLK断开(即不导通)第一链接路径。例如，开关单元110可在时钟信号CLK的逻辑值为“0”时断开第一链接路径。于第一链接路径断开时，开关单元110的第一连接端未电性连接至第二连接端，并且第一连接端上的电源电压VDD不会传递至第二连接端。此时，储能单元120可根据其自身所储的储存电能作为操作电路130的电压源，并且操作电路130可运用储能单元120于第二连接端上提供的储存电压VS进行操作。
[0021]需注意的是，开关单元110如何根据时钟信号CLK选择性地导通第一链接路径可视设计需求而定，并不限于前述实施例。例如，开关单元110也可在时钟信号CLK的逻辑值为“1”时断开第一链接路径，并在时钟信号CLK的逻辑值为“0”时导通第一链接路径。
[0022]在一些实施例中，电源电压VDD上存有电源噪声。本申请的电路芯片100可透过时钟信号CLK控制开关单元110暂时地导通第一链接路径，使有电源噪声的电源电压VDD暂时地传递到第二连接端来供给储能单元120去产生储存电能，并且电路芯片100会再透过时钟信号CLK控制开关单元110断开第一链接路径，使带有电源噪声的电源电压VDD无法传递到第二连接端。如此一来，电源电压VDD上的电源噪声仅可在第一链接路径导通时传递到第二连接端，使得储能单元120于第二连接端上的储存电压VS的电源噪声可大幅减少而达到电源噪声抑制效果。此外，根据储能单元120的储存电压VS进行操作的操作电路130可因储存电压VS的电源噪声较小而具有良好的电源电压抑制比(Power Supply Rejection Ratio，PSRR)。再者，相比于采用由电阻与电容所构成的传统低通滤波器来滤除电源噪声的设计，本申请的电路芯片100更因不需设置电阻而省下大幅布局面积，并且也可以避免大电阻所造成的安定时间(settling time)过长。
[0023]在一些实施例中，电路芯片100对电源噪声的抑制量相关于时钟信号CLK的占空比(duty cycle)。具体而言，当时钟信号CLK的占空比越小，电路芯片100对电源噪声的抑制量越高。举例而言，当时钟信号CLK的占空比为10％时，储存电压VS的电源噪声可为电源电压VDD的电源噪声的10％。
[0024]在一些实施例中，开关单元110可包含至少一晶体管。此外，储能单元120可包含至
少一电容。在一些实施例中，所述的晶体管可利用但不限于金属氧化物半导体场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)、双极结型晶体管(Bipolar Junction Transistor，BJT)、氮化镓场效晶体管(GaN FET)或绝缘栅极双极性晶体管(Insulated Gate Bipolar Transistor，IGBT)来实现。
[0025]图2为具有电源噪声抑制的电路芯片100的一实施例的示意图。请参阅图2，在一些实施例中，时钟信号CLK可由电路芯片100的内部组件所产生。于此，电路芯片100更可包含时钟产生单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有电源噪声抑制的电路芯片，包含：一开关单元，具有一第一连接端与一第二连接端，所述第一连接端适于接收一电源电压，所述开关单元用以根据一时钟信号选择性地导通所述第一连接端至所述第二连接端的一第一链接路径；一储能单元，耦合于所述开关单元的所述第二连接端，于所述开关单元导通所述第一链接路径时，所述储能单元用以根据所述电源电压于所述第二连接端产生一储存电压；以及一操作电路，耦合于所述第二连接端，并用以根据所述储存电压进行操作。2.根据权利要求1所述的具有电源噪声抑制的电路芯片，还包含：一时钟产生单元，用以产生所述时钟信号。3.根据权利要求1所述的具有电源噪声抑制的电路芯片，还包含：一时钟输入接脚，用以接收自外部输入的所述时钟信号。4.根据权利要求2或3所述的具有电源噪声抑制的电路芯片，还包含：一时钟调整单元，用以调整所述时钟信号，其中所述开关单元系根据经由所述时钟调整单元调整后的所述时钟信号来选择性地导通所述第一连接端至所述第二连接端的所述第一链接路...

【专利技术属性】
技术研发人员：刘丽珍，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：