一种芯片自动化验证方法、系统、设备及介质技术方案

本发明专利技术涉及芯片验证领域，尤其涉及一种芯片自动化验证方法、系统、设备及介质。所述方法包括：从主机的内存或芯片的内存中申请预设大小地址段作为共享内存；响应于主机与芯片需要相互传输测试用例，则由发送端对测试用例进行第一次校验操作以生成第一校验值，并发起与接收端握手操作、以及在握手操作完成后将测试用例和第一校验值写入共享内存中；由接收端从共享内存中读取测试用例和第一校验值，对测试用例进行第二次校验操作以生成第二校验值，并将第二校验值和第一校验值进行比对；响应于比较结果相同，则允许接收端执行测试用例。本发明专利技术的方案通过引入共享内存达到自动化验证的目的，通过传输的校验以及握手机制让测试用例执行更可靠。行更可靠。行更可靠。

【技术实现步骤摘要】
一种芯片自动化验证方法、系统、设备及介质


[0001]本专利技术涉及芯片验证领域，尤其涉及一种芯片自动化验证方法、系统、设备及介质。

技术介绍

[0002]在芯片验证过程中，需要主机(即host)传输数据和配置指令到芯片，或者芯片配置完成通知host发起读写，当前常见技术会在主机侧和芯片侧分别进行手动配置，这种方式会导致验证效率低下，而且手动配置容易出错，验证结果可靠性低。

技术实现思路

[0003]有鉴于此，有必要针对以上技术问题，提供一种芯片自动化验证方法、系统、设备及介质。
[0004]根据本专利技术的第一方面，提供了一种芯片自动化验证方法，所述方法包括：
[0005]从主机的内存或芯片的内存中申请预设大小地址段作为共享内存；
[0006]响应于主机与芯片需要相互传输测试用例，则由发送端对测试用例进行第一次校验操作以生成第一校验值，并发起与接收端握手操作、以及在握手操作完成后将所述测试用例和所述第一校验值写入所述共享内存中；
[0007]由接收端从所述共享内存中读取所述测试用例和所述第一校验值，对所述测试用例进行第二次校验操作以生成第二校验值，并将所述第二校验值和所述第一校验值进行比对；
[0008]响应于所述第二校验值和所述第一校验值相同，则允许接收端执行所述测试用例。
[0009]在一些实施例中，主机与芯片根据如下规则进行握手操作：
[0010]响应于发送端完成第一次校验操作，则由发送端将valid信号拉高；
[0011]响应于接收端检测到valid信号被拉高，则由接收端将ready信号拉高；
[0012]响应于发送端检测到ready信号被拉高，则发送端和接收端完成握手操作。
[0013]在一些实施例中，由发送端对测试用例进行第一次校验操作以生成第一校验值，包括：
[0014]由发送端对测试用例进行哈希运算以生成所述第一校验值；
[0015]对所述测试用例进行第二次校验操作以生成第二校验值，包括：
[0016]由接收端对从所述共享内存中读取的测试用例进行哈希运算以生成所述第二校验值。
[0017]在一些实施例中，所述方法还包括：
[0018]由主机和/或芯片收集测试用例在所述接收端的执行结果，并对所述执行结果进行分析以判定测试用例是否正确执行。
[0019]在一些实施例中于，所述方法还包括：
[0020]响应于判定用例执行错误，则由主机和/或芯片将接收端执行测试用例时的日志进行存储。
[0021]在一些实施例中，所述测试用例包括测试命令和测试数据。
[0022]在一些实施例中，发送端向共享内存写入数据时、以及接收端读取共享数据时遵循如下规则使用共享内存：
[0023]响应于所述共享内存属于主机、且发送端为主机，则通过iATU的Outbound寄存器组将共享内存的空间地址转换为PCI总线地址供芯片使用；
[0024]响应于所述共享内存属于芯片、且发送端为芯片，则通过iATU的Inbound寄存器组将PCI总线地址转换成主机可访问的总线地址供主机使用。
[0025]根据本专利技术的第二方面，提供了一种芯片自动化验证系统，所述系统包括：
[0026]申请模块，配置用于从主机的内存或芯片的内存中申请预设大小地址段作为共享内存；
[0027]第一校验模块，配置用于响应于主机与芯片需要相互传输测试用例，则由发送端对测试用例进行第一次校验操作以生成第一校验值，并发起与接收端握手操作，以及在握手操作完成后将所述测试用例和所述第一校验值写入所述共享内存中；
[0028]第二校验模块，配置用于由接收端从所述共享内存中读取所述测试用例和所述第一校验值，对所述测试用例进行第二次校验操作以生成第二校验值，并将所述第二校验值和所述第一校验值进行比对；
[0029]执行模块，配置用于响应于所述第二校验值和所述第一校验值相同，则允许接收端执行所述测试用例。
[0030]根据本专利技术的第三方面，还提供了一种计算机设备，该计算机设备包括：
[0031]至少一个处理器；以及
[0032]存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的芯片自动化验证方法。
[0033]根据本专利技术的第四方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时执行前述的芯片自动化验证方法。
[0034]上述一种芯片自动化验证方法，通过共享内存的引入可以实现主机和芯片双向通信，达到自动化验证的目的，通过传输的加密校验以及握手机制，让测试用例执行和测试数据输入更可靠，显著提升传输速率和传输可信度。
[0035]此外，本专利技术还提供了一种芯片自动化验证系统、一种计算机设备和一种计算机可读存储介质，同样能实现上述技术效果，这里不再赘述。
附图说明
[0036]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0037]图1为本专利技术一个实施例提供的一种芯片自动化验证方法的流程图；
[0038]图2A为本专利技术一个实施例提供的在芯片侧设置共享内存的示意图；
[0039]图2B为本专利技术一个实施例提供的在主机侧设置共享内存的示意图；
[0040]图3为本专利技术一个实施例提供的主机向芯片发起握手操作的流程示意图；
[0041]图4为本专利技术一个实施例提供的编码加密流程示意图；
[0042]图5为本专利技术一个实施例提供的解码校验流程示意图；
[0043]图6为本专利技术一个实施例提供的共享内存存储格式示意图；
[0044]图7为本专利技术一个实施例提供的主机发送测试用例发送芯片接收的处理流程示意图；
[0045]图8为本专利技术另一个实施例提供的一种芯片自动化验证系统的结构示意图；
[0046]图9为本专利技术另一个实施例中计算机设备的内部结构图。
具体实施方式
[0047]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。
[0048]需要说明的是，本专利技术实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本专利技术实施例的限定，后续实施例对此不再一一说明。
[0049]在一个实施例中，请参照图1所示，本专利技术提供了一种芯片自动化验证方法100，具体来说，所述方法包括以下步骤：
[0050]步骤101，从主机的内存或芯片的内存中申请预设大小地址段作为共享内存；
[0051]在具体实施过程中，请参照图2A所示共享内存可以从芯片侧的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片自动化验证方法，其特征在于，所述方法包括：从主机的内存或芯片的内存中申请预设大小地址段作为共享内存；响应于主机与芯片需要相互传输测试用例，则由发送端对测试用例进行第一次校验操作以生成第一校验值，并发起与接收端握手操作、以及在握手操作完成后将所述测试用例和所述第一校验值写入所述共享内存中；由接收端从所述共享内存中读取所述测试用例和所述第一校验值，对所述测试用例进行第二次校验操作以生成第二校验值，并将所述第二校验值和所述第一校验值进行比对；响应于所述第二校验值和所述第一校验值相同，则允许接收端执行所述测试用例。2.根据权利要求1所述的芯片自动化验证方法，其特征在于，主机与芯片根据如下规则进行握手操作：响应于发送端完成第一次校验操作，则由发送端将valid信号拉高；响应于接收端检测到valid信号被拉高，则由接收端将ready信号拉高；响应于发送端检测到ready信号被拉高，则发送端和接收端完成握手操作。3.根据权利要求1所述的芯片自动化验证方法，其特征在于，由发送端对测试用例进行第一次校验操作以生成第一校验值，包括：由发送端对测试用例进行哈希运算以生成所述第一校验值；对所述测试用例进行第二次校验操作以生成第二校验值，包括：由接收端对从所述共享内存中读取的测试用例进行哈希运算以生成所述第二校验值。4.根据权利要求1所述的芯片自动化验证方法，其特征在于，所述方法还包括：由主机和/或芯片收集测试用例在所述接收端的执行结果，并对所述执行结果进行分析以判定测试用例是否正确执行。5.根据权利要求4所述的芯片自动化验证方法，其特征在于，所述方法还包括：响应于判定用例执行错误，则由主机和/或芯片将接收端执行测试用例时的日志进行存储。6.根据权利要求1所述的芯片自动化验证方法，其特征在于，所述测试用例包括测...

【专利技术属性】
技术研发人员：张亮，杨亮，刘文涛，沈欣舞，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：