用于三维晶片结构的分级增强缺陷检测方法技术

基于位置的分级可将3D NAND结构中的不同行的通道孔上的缺陷分离到对应分级。产生图像的一维投影且形成一维曲线。从所述一维曲线产生掩模。使用所述掩模检测所述图像中的缺陷且执行基于位置的分级。执行基于位置的分级。执行基于位置的分级。

【技术实现步骤摘要】
【国外来华专利技术】用于三维晶片结构的分级增强缺陷检测方法
[0001]相关申请案的交叉参考
[0002]本申请案主张2020年9月4日申请的临时专利申请案及被转让的第63/074,487号美国申请案的优先权，所述申请案的公开内容特此以引用的方式并入。


[0003]本公开涉及半导体晶片上的缺陷检测。

技术介绍

[0004]半导体制造行业的演进正对良率管理且特定来说对计量及检验系统提出更高要求。关键尺寸继续缩小，但所述行业需要减少实现高良率、高价值生产的时间。最小化从检测到良率问题到解决所述问题的总时间最大化半导体制造商的投资回报率。
[0005]制造半导体装置(例如逻辑及存储器装置)通常包含使用大量制造工艺处理半导体晶片以形成所述半导体装置的不同特征及多个层级。例如，光刻是半导体制造工艺，其涉及将图案从光罩转印到布置在半导体晶片上的光致抗蚀剂。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。可将在单个半导体晶片上制造的多个半导体装置的布置分离成个别半导体装置。
[0006]在半导体制造期间的各个步骤使用检验过程以检测晶片上的缺陷以在制造过程中促进更高良率且因此促进更高利润。检验始终是制造例如集成电路(IC)的半导体装置的重要部分。然而，随着半导体装置的尺寸减小，检验对于可接受半导体装置的成功制造变得甚至更加重要，这是因为较小缺陷可引起装置故障。例如，随着半导体装置的尺寸减小，检测减小尺寸的缺陷已变得必要，这是因为甚至相对较小缺陷也可在半导体装置中引起非所要的像差。r/>[0007]随着对较小半导体装置的需求持续增加，归因于与光刻相关联的快速增加成本及与间距分割技术相关联的多个工艺步骤，缩小半导体装置(例如存储器)已变得更加困难。垂直存储器(例如3D NAND存储器)似乎是增加存储器密度的有前景的方向。3D NAND的实施方案包含垂直构建晶体管(位)，而非以平面方式定向存储器结构。与平面方法相比，可用较少工艺步骤、宽松光刻大小及较低制造成本，实现增加位数。
[0008]3D NAND具有带孔的层。半导体制造商通常关注这些通道孔的哪行包含缺陷。较靠近通道的孔处的缺陷可更成问题。许多检验系统缺乏用以确定所述缺陷定位于何处的分辨率。需要用垂直半导体装置(例如3D NAND存储器或其它垂直堆叠)实施的经改进半导体晶片检验系统。先前方法(例如基于图像的超级单元(IBS))用于在3D NAND结构上查找缺陷。但是，IBS通常无法处置局部及全局灰度(GL)变化，这会引入分离误差。噪声可影响结果。
[0009]因此，需要用于缺陷检测的经改进方法及系统。

技术实现思路

[0010]在第一实施例中提供一种方法。所述方法包含在处理器处接收图像。所述图像是
半导体晶片的三维结构，且可通过宽带等离子体检验系统产生。使用所述处理器产生所述图像的一维投影，借此形成一维曲线。使用所述处理器从所述图像的所述一维曲线产生掩模。使用所述处理器用所述掩模在所述图像上检测缺陷。使用所述处理器执行所述缺陷的基于位置的分级。
[0011]所述三维结构可为三维NAND结构。
[0012]产生所述掩模可包含使用所述处理器执行所述一维曲线的自相关，借此确定周期；且使用所述处理器执行所述周期的自卷积及仲裁，借此确定沟槽中心。所述沟槽中心可被用作参考。使用所述处理器在所述掩模图像中可确定沟槽、边缘孔、过渡孔及中心孔区域。
[0013]可在所述掩模的区域中的像素当中检测所述缺陷。检测所述缺陷进一步可包含提取所述缺陷的一者的位置周围的片块(patch)。所述方法可进一步包含使用所述处理器确定到相邻沟槽中心的距离。所述基于位置的分级可为到沟槽中心的距离。
[0014]所述基于位置的分级可将不同行的通道孔上的所述缺陷分离到对应的分级。
[0015]一种非暂时性计算机可读媒体可存储程序，所述程序经配置以指示处理器执行第一实施例的方法。
[0016]在第二实施例中提供一种系统。所述系统包含：载物台，其经配置以固持半导体晶片；光源，其经配置以将光束引导到所述载物台上的所述半导体晶片处；检测器，其经配置以接收来自所述载物台上的所述半导体晶片的反射光；及处理器，其与所述检测器电子通信。所述光源可为宽带等离子体源。所述检测器经配置以接收所述半导体晶片的图像；产生所述图像的一维投影，借此形成一维曲线；从所述图像的所述一维曲线产生掩模；用所述掩模检测所述图像上的缺陷；且执行所述缺陷的基于位置的分级。
[0017]产生所述掩模可包含执行所述一维曲线的自相关，借此确定周期；且执行所述周期的自卷积及仲裁，借此确定沟槽中心。
[0018]所述沟槽中心可被用作参考。可在所述掩模图像中确定沟槽、边缘孔、过渡孔及中心孔区域。
[0019]可在所述掩模的区域中的像素当中检测所述缺陷。检测所述缺陷可进一步包含提取所述缺陷的一者的位置周围的片块。所述方法可进一步包含确定到相邻沟槽中心的距离。所述基于位置的分级可为到沟槽中心的距离。
[0020]所述基于位置的分级可将不同行的通道孔上的所述缺陷分离到对应的分级。
附图说明
[0021]为更全面地了解本公开的性质及目标，应参考结合附图进行的以下详细描述，其中：
[0022]图1是3D NAND结构的示范性图；
[0023]图2A说明帧图像；
[0024]图2B说明与图2A相对应的水平投影；
[0025]图2C说明与图2A相对应的掩模图像；
[0026]图3是根据本公开的方法实施例的流程图；
[0027]图4说明经编程缺失缺陷的实例；
[0028]图5说明比较本公开的方法实施例与IBS的直方图；及
[0029]图6是根据本公开的系统的框图。
具体实施方式
[0030]尽管将依据特定实施例描述所主张的标的物，但其它实施例(包含未提供本文中阐述的所有益处及特征的实施例)也在本公开的范围内。可在不偏离本公开的范围的情况下进行各种结构、逻辑、工艺步骤、及电子变化。因此，本公开的范围仅参考随附权利要求书而界定。
[0031]宽带等离子体(BBP)检验系统、激光检验系统或其它光学检验系统可用于3D NAND缺陷检测。为改进灵敏度，半导体制造商可需要区分定位于沟槽及不同行的通道孔上的缺陷，而非仅仅报告同一区域中的所有缺陷。缺失沟槽附近的孔通常比沟槽上的粒子具有更大的影响，而中心孔是虚设孔(dummy hole)，且与其它孔相比通常较不关键。
[0032]本文中公开的实施例使用先验信息(例如，周期性、对称性等)以克服GL变化及自动聚焦问题的影响。仲裁方法可经实施以校正沟槽位置识别。跨帧借用逻辑可用于容忍全局GL变化。图像像素可基于其到沟槽中心的距离分段。个别灵敏度可应用到每一分段用于缺陷检测。从缺陷位置到沟槽中心的距离可经计算用于所述配方中的检测分级。相较于IBS，本文中公开的实施例对晶片工艺变化及噪声是稳健的，且也可容忍些自动聚焦问题。分本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：在处理器处接收图像，其中所述图像是半导体晶片的三维结构；使用所述处理器产生所述图像的一维投影，借此形成一维曲线；使用所述处理器从所述图像的所述一维曲线产生掩模；使用所述处理器用所述掩模检测所述图像上的缺陷；及使用所述处理器执行所述缺陷的基于位置的分级。2.根据权利要求1所述的方法，其中所述图像通过宽带等离子体检验系统产生。3.根据权利要求1所述的方法，其中所述三维结构是三维NAND结构。4.根据权利要求1所述的方法，其中产生所述掩模包含：使用所述处理器执行所述一维曲线的自相关，借此确定周期；及使用所述处理器执行所述周期的自卷积及仲裁，借此确定沟槽中心。5.根据权利要求4所述的方法，其中所述沟槽中心被用作参考，且其中使用所述处理器在所述掩模图像中确定沟槽、边缘孔、过渡孔及中心孔区域。6.根据权利要求1所述的方法，其中在所述掩模的区域中的像素当中检测所述缺陷。7.根据权利要求1所述的方法，其中检测所述缺陷进一步包含提取所述缺陷的一者的位置周围的片块。8.根据权利要求7所述的方法，其中所述方法进一步包含使用所述处理器确定到相邻沟槽中心的距离。9.根据权利要求8所述的方法，其中所述基于位置的分级是到沟槽中心的距离。10.根据权利要求1所述的方法，其中所述基于位置的分级将不同行的通道孔上的所述缺陷分离到对应的分级。11.一种非暂时性计算机可读媒体，其存储程序，所述程序经配置以指示处理器执行根...

【专利技术属性】
技术研发人员：刘壮，W，
申请(专利权)人：科磊股份有限公司，
类型：发明
国别省市：