用于混合格式的浮点计算制造技术

提供了用于在计算系统中经由简化超集浮点单元执行混合精度浮点格式计算的各种实施例。可以在由一个或多个简化超集浮点单元ssFPU进行计算之前，将被表示为多个浮点数字格式的一个或多个输入转换为超集浮点格式。可以使用一个或多个ssFPU对被表示为超集浮点格式的一个或多个输入执行计算操作。式的一个或多个输入执行计算操作。式的一个或多个输入执行计算操作。

【技术实现步骤摘要】
【国外来华专利技术】用于混合格式的浮点计算

技术介绍

[0001]本专利技术总体上涉及计算系统，并且更具体地涉及计算系统中的用于混合格式的浮点计算的各种实施例。

技术实现思路

[0002]根据本专利技术的实施例，提供了计算系统中的用于混合格式的浮点计算(例如，经由简化超集浮点单元执行混合精度浮点格式计算)的方法。可以在由一个或多个简化超集浮点单元(ssFPU)进行计算之前，将被表示为多个浮点数字格式的一个或多个输入转换为超集浮点格式。可以使用一个或多个ssFPU对被表示为超集浮点格式的一个或多个输入执行计算操作。在一个方面，超集浮点格式可以是包括符号位、指数位(e)和尾数位(m)的9位浮点格式(“FP9”)。ssFPU可以是仅对超集浮点格式(例如，9位浮点格式(“FP9”))进行操作的9位浮点单元。
[0003]在附加实施例中，被表示为极低精度(“VLP”)浮点格式的多个输入可以被转换为超集浮点格式。可以使用ssFPU的阵列对被表示为超集浮点格式的多个输入执行计算操作。
[0004]在附加实施例中，可以将被表示为极低精度(“VLP”)浮点格式的输入操作数转换本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于由一个或多个处理器经由简化超集浮点单元执行混合精度浮点格式计算的方法，所述方法包括：在由一个或多个简化超集浮点单元ssFPU进行计算之前，将被表示为多个浮点数字格式的一个或多个输入转换为超集浮点格式；以及使用一个或多个ssFPU对被表示为所述超集浮点格式的所述一个或多个输入执行计算操作。2.根据权利要求1所述的方法，还包括：将所述多个浮点数字格式识别为包括符号位、指数位和尾数位的极低精度VLP格式，其中，所述VLP是8位浮点格式；以及将所述超集浮点格式识别为单浮点格式，其中，所述超集浮点格式是包括符号位、指数位和尾数位的9位浮点格式，并且所述一个或多个ssFPU是9位浮点单元。3.根据权利要求1或权利要求2所述的方法，还包括：在由所述一个或多个ssFPU进行计算之前，将被表示为多个8位浮点格式的所述一个或多个输入转换为所述超集浮点格式，其中，所述超集浮点格式是9位浮点格式，并且所述一个或多个ssFPU是9位浮点单元。4.根据前述权利要求中任一项所述的方法，还包括：确定所述多个浮点数字格式为存储器存储格式，并且所述超集浮点格式为计算格式。5.根据权利要求1所述的方法，还包括：在所述一个或多个ssFPU的阵列的边缘处执行将被表示为多个8位浮点格式的所述一个或多个输入转换为所述超集浮点格式；以及使用所述一个或多个ssFPU的阵列对被表示为所述超集浮点格式的所述一个或多个输入同时执行所述计算操作。6.根据权利要求1所述的方法，还包括：合并所述多个浮点数字格式以转换为所述超集浮点格式来执行所述计算操作，从而在机器学习操作中实现极低精度机器学习训练。7.根据权利要求1的方法，还包括：通过选择所述超集浮点格式来替换所述多个浮点数字格式而在所述计算操作之前防止舍入误差。8.一种用于在计算环境中经由简化超集浮点单元执行混合精度浮点格式计算的系统，所述系统包括：具有可执行指令的一个或多个计算机，所述可执行指令在被执行时使得所述系统：在由一个或多个简化超集浮点单元ssFPU进行计算之前，将被表示为多个浮点数字格式的一个或多个输入转换为超集浮点格式；以及使用一个或多个ssFPU对被表示为所述超集浮点格式的所述一个或多个输入执行计算操作。9.根据权利要求8所述的系统，其中，所述可执行指令在被执行时使得所述系统：将所述多个浮点数字格式识别为包括符号位、指数位和尾数位的极低精度VLP格式，其中，所述VLP是8位浮点格式；以及将所述超集浮点格式识别为单浮点格式，其中，所述超集浮点格式是包括符号位、指数位和尾数位的9位浮点格式，并且所述一个或多个ssFPU是9位浮点单元。10.根据权利要求8或权利要求9所述的系统，其中，所述可执行指令在被执行时使得所述系统：在由所述一个或多个ssFPU进行计算之前，将被表示为多个8位浮点格式的所述一
个或多个输入转换为所述超集浮点格式，其中，所述超集浮点格式是9位浮点格式，并且所述一个或多个ssFPU是9位浮点单元。11.根据权利要求8至10中任一项所述的系统，其中，所述可执行指令在被执行时使得所述系统：确定所述多个浮点数字格式为存储器存储格式，并且所述超集浮点格式为计算格式。12.根据权利要求8所述的系统，其中，所述可执行指令在被执行时使得所述系统：在所述一个或多个ssFPU的阵列的边缘处执行将被表示为多个8位浮点格式的所述一个或多个输入转换为所述超集浮点格式；以及使用所述一个或多个ssFPU的阵列对被表示为所述超集浮点格式的所述一个或多个输入同时执行所述计算操作。13.根据权利要求8所述的系统，其中，所述可执行指令在被执行时使得所述系统：合并所述多个浮点数字格式以转换为所述超集浮点格式来执行所述计算操作，从...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：