芯片上电过程中的工作频率的配置方法技术

本发明专利技术公开一种芯片上电过程中的工作频率的配置方法，包括步骤，S1、芯片上电，工作频率为板级晶振频率；S2、PLL设置复位；S3、配置PLL频率参数；S4、软件释放PLL复位，开始执行频率锁定流程；S5、软件读取PLL Loc状态；S6、PLL锁定后，输出工作所需要的输出频率A；S7、芯片软件配置无毛刺频率切换电路，进行工作频率切换。优点，软件可配置芯片频率，省略芯片频率配置管脚，从而降低芯片制造成本；软件可配置芯片频率，省略芯片应用板的频率拨码开关或者电阻，减少器件材料，降低PCB板面积，进而降低应用板成本。用板成本。用板成本。

【技术实现步骤摘要】
Lock状态为锁定，则软件进入下一步骤；若未锁定，则软件程序再次读取锁相环PLL锁定的PLL Lock状态；S6、锁相环PLL锁定后，锁相环PLL输出工作所需要的输出频率A；S7、芯片软件配置无毛刺频率切换电路，进行工作频率切换。
[0009]本专利技术技术方案的优选，S5中锁相环PLL锁定需要一定时间，芯片软件通过循环读取PLL Lock状态，判断PLL是否锁定完成。 本方案通过专用频率配置电路逻辑与频率配置软件相结合，实现了芯片启动时，从直接从板级晶振频率，切换到正常工作频率。同时，在切换过程中，芯片仍能正常工作，无异常状态。通过该项技术，节省了大量的芯片频率配置管脚、芯片应用板的器件数，实现了芯片、应用板设计优化，降低了芯片及PCB的制造成本。
[0010]本专利技术技术方案的优选，芯片软件配置无毛刺频率切换电路，从板级晶振时钟切换为PLL输出时钟，完成芯片工作频率的上电配置；所述无毛刺频率切换电路为无毛刺时钟切换电路Glitch Free Clock Switch，无毛刺时钟切换电路使用基本的D
‑
Reg触发器、与门单元、或门单元堆叠实现双时钟切换功能，该时钟电路接收2个具有不同的频率和相位的时钟输入，产生与选中输入时钟同相位同频率的时钟，并且时钟切换过程中不产生毛刺，实现无毛刺的时钟切频。
[0011]本专利技术技术方案中，提及的无毛刺时钟切换电路Glitch Free Clock Switch为已知技术，本领域技术人员已知。
[0012]本专利技术与现有技术相比，其有益效果是：1、本专利技术方法，软件可配置芯片频率，省略芯片频率配置管脚，从而降低芯片制造成本。
[0013]2、本专利技术方法，软件可配置芯片频率，省略芯片应用板的频率拨码开关或者电阻，减少器件材料，降低PCB板面积，进而降低应用板成本。
附图说明
[0014]图1是本实施例方法的流程框图。
[0015]图2是本实施例的无毛刺时钟切换电路Glitch Free Clock Switch的电路图。
具体实施方式
[0016]下面对本专利技术技术方案进行详细说明，但是本专利技术的保护范围不局限于所述实施例。
[0017]为使本专利技术的内容更加明显易懂，以下结合附图1
‑
附图2和具体实施方式做进一步的描述。
[0018]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0019]如图1所示， 芯片上电过程中的工作频率的配置方法，芯片上电时，可以根据应用需求，将芯片工作频率配置为频率A，具体的工作频率配置方法包括如下步骤：S1、芯片上电后，芯片直接用板级晶振频率工作，进行必要的初始化工作；S2、芯片首先将锁相环PLL设置复位，使其进入复位待初始化配置状态；
S3、根据所需工作频率A，芯片配置锁相环PLL频率参数，此时锁相环PLL复位一直有效，锁相环PLL处于复位状态；S4、完成锁相环PLL频率参数配置字后，软件释放锁相环PLL复位，锁相环PLL根据频率配置字开始执行频率锁定流程；S5、待锁相环PLL频率锁定后，锁相环PLL输出Lock状态；锁相环PLL锁定需要一定时间，芯片软件通过循环读取PLL Lock状态，判断PLL是否锁定完成；当锁相环PLL锁定若PLL Lock状态为锁定，则软件进入下一步骤；若未锁定，则软件程序再次读取锁相环PLL锁定的PLL Lock状态；S6、锁相环PLL锁定后，锁相环PLL输出工作所需要的输出频率A；S7、芯片软件配置无毛刺频率切换电路，进行工作频率切换。
[0020]如图2所示，芯片软件配置无毛刺频率切换电路，从板级晶振时钟切换为PLL输出时钟，完成芯片工作频率的上电配置；所述无毛刺频率切换电路为无毛刺时钟切换电路Glitch Free Clock Switch，无毛刺时钟切换电路使用基本的D
‑
Reg触发器、与门单元、或门单元堆叠实现双时钟切换功能，该时钟电路接收2个具有不同的频率和相位的时钟输入，产生与选中输入时钟同相位同频率的时钟，并且时钟切换过程中不产生毛刺。
[0021]如图2所示，需注意，在clock切换时，两个输入clock都需要处于稳定状态，否则时钟切换无法正确完成，电路将无时钟输出。
[0022]应用实施例江苏华创微系统有限公司与中国电子科技集团公司第十四研究所共同研制的HC3020系列高性能通用DSP芯片、HC3080系列高性能通用DSP芯片、KWDSP高性能通用DSP芯片、MCU嵌入式芯片均采用该项技术，实现了上电过程中的工作主频软件配置及频率切换。通过该项技术，优化了芯片管脚，节省了芯片应用板器件使用，降低了PCB布线难度，降低了设计及制造成本。
[0023]本专利技术未涉及部分均与现有技术相同或可采用现有技术加以实现。
[0024]如上所述，尽管参照特定的优选实施例已经表示和表述了本专利技术，但其不得解释为对本专利技术自身的限制。在不脱离所附权利要求定义的本专利技术的精神和范围前提下，可对其在形式上和细节上作出各种变化。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片上电过程中的工作频率的配置方法，其特征在于：芯片上电时，可以根据应用需求，将芯片工作频率配置为频率A，具体的工作频率配置方法包括如下步骤：S1、芯片上电后，芯片直接用板级晶振频率工作，进行必要的初始化工作；S2、芯片首先将锁相环PLL设置复位，使其进入复位待初始化配置状态；S3、根据所需工作频率A，芯片配置锁相环PLL频率参数，此时锁相环PLL复位一直有效，锁相环PLL处于复位状态；S4、完成锁相环PLL频率参数配置字后，软件释放锁相环PLL复位，锁相环PLL根据频率配置字开始执行频率锁定流程；S5、待锁相环PLL频率锁定后，锁相环PLL输出Lock状态；当锁相环PLL锁定若PLL Lock状态为锁定，则软件进入下一步骤；若未锁定，则软件程序再次读取锁相环PLL锁定的PLL Lock状态；S6、锁相环PLL锁定后，锁相环PLL输出工作所需...

【专利技术属性】
技术研发人员：刘静，朱秉颖，刘刚，
申请(专利权)人：江苏华创微系统有限公司，
类型：发明
国别省市：