接收差分曼彻斯特编码的改进对称性制造技术

提供一种10BASE

【技术实现步骤摘要】
接收差分曼彻斯特编码的改进对称性


[0001]本专利技术大体上涉及电子数据通信信道电路、方法和系统。在一个方面，本专利技术涉及10BASE
‑
T1S收发器与10BASE
‑
T1S数字PHY之间的OPEN Alliance TC14通信接口。

技术介绍

[0002]基于以太网和互联网协议(IP)的网络广泛地用于例如汽车、IoT和所有类型的自动化应用的计算机网络中。例如，自动驾驶汽车和其它车辆包括在一天的驾驶过程中生成、处理和交换大量数据(有时约数太字节)的计算机网络。自动驾驶汽车中的数据源可包括相机和其它传感器、高级驾驶员辅助系统(ADAS)、远程信息处理控制单元(TCU)、信息娱乐系统以及各种电子件控制单元(ECU)。为了在这种高数据量计算机网络中保证以太网链路上的高数据吞吐量，IEEE Std 802.3cg标准定义了在汽车或系统内网络等短程应用中通过单个非屏蔽双绞线(UTP)线缆提供10Mbit/的带宽的10Mbps以太网PHY(10BASE
‑
T1S)。通过在MDI总线处在差分曼彻斯特编码数据上使用4B/5B映射，定义的10BASE
‑
T1S PHY在MAC/PHY接口处保持10Mb/s的数据速率，而从模拟PHY部分发送到数字PHY部分的内部接收数据使用普通非归零(NRZ)编码进行编码。然而，处理接收数据的内部PHY电路系统可能会导致定时延迟或不对称，这会减少数字PHY处物理介质连接(PMA)取样可用的时间量。虽然已提出了减少或消除内部接收数据的定时延迟或不对称的解决方案，但现有解决方案有许多性能缺陷和设计限制，并且在为PMA取样和/或其它促成因素(如时钟速度/容差和总线上的差分噪声)提供足够的定时裕度方面在实践层面极为困难。

技术实现思路

[0003]根据本专利技术的一个方面，提供一种用于在以太网PHY处从介质相关接口(MDI)总线接收数据的方法，包括：
[0004]从所述MDI总线接收模拟信号，所述模拟信号输送使用差分曼彻斯特编码(DME)编码的数据；
[0005]使用所述以太网PHY处的接收器比较器处理所述模拟信号以生成具有DME编码数据的数字输出信号；
[0006]使用所述以太网PHY处的脉冲编码器处理所述数字输出信号以生成脉冲编码输出信号，所述脉冲编码输出信号包括在所述数字输出信号中的每个上升或下降转变处生成的脉冲；
[0007]利用所述以太网PHY处的输出驱动器处理所述脉冲编码输出信号，所述输出驱动器连接到接收器接口引脚RX并且被配置成生成发送到所述接收器接口引脚RX的脉冲编码驱动器输出信号；
[0008]利用所述以太网PHY处连接的输入比较器处理所述脉冲编码驱动器输出信号以生成脉冲编码比较器输出信号；
[0009]使用以太网PHY处的脉冲解码器处理所述脉冲编码比较器输出信号以生成DME编
码物理介质连接(PMA)输入信号，其中已消除由所述输出驱动器和/或输入比较器处的处理引起的定时不对称；以及
[0010]在所述以太网PHY中的数字PHY电路处理所述DME编码物理介质连接(PMA)输入信号。
[0011]根据本专利技术的一个或多个实施例，所述MDI总线包括单个非屏蔽双绞线(UTP)线缆。
[0012]根据本专利技术的一个或多个实施例，所述以太网PHY包括由IEEE 802.3cg标准定义的10BASE
‑
T1S PHY。
[0013]根据本专利技术的一个或多个实施例，所述接收器比较器、脉冲编码器和输出驱动器集成在第一模拟前端收发器集成电路芯片上。
[0014]根据本专利技术的一个或多个实施例，所述输入比较器、脉冲解码器和数字PHY电路集成在第一微控制器或以太网交换机集成电路芯片上。
[0015]根据本专利技术的一个或多个实施例，处理所述脉冲编码输出信号包括在所述数字输出信号中的每个上升或下降转变处生成正脉冲。
[0016]根据本专利技术的一个或多个实施例，处理所述脉冲编码输出信号包括在所述数字输出信号中的每个上升或下降转变处生成负脉冲。
[0017]根据本专利技术的一个或多个实施例，所述脉冲编码输出信号中的每个脉冲具有足以使所述输出驱动器和输入比较器检测到所述脉冲的预定最小持续时间，并且具有足以确保所述脉冲在所述MDI总线和比较器输出上的下一可能转变之前结束的预定最大持续时间。
[0018]根据本专利技术的另一方面，提供一种以太网PHY，适于在带宽为10Mbit/s的短程应用中通过导体双绞线接收数据，所述以太网PHY包括：
[0019]具有第一和第二输入的接收器比较器，其连接到所述导体双绞线以接收模拟信号，所述模拟信号输送使用差分曼彻斯特编码(DME)编码的数据，其中所述接收器比较器处理所述模拟信号以生成具有DME编码数据的数字输出信号；
[0020]脉冲编码器，其被连接以处理所述数字输出信号以生成脉冲编码输出信号，所述脉冲编码输出信号包括在所述数字输出信号中的每个上升或下降转变处生成的脉冲；
[0021]驱动器，其被连接以处理所述脉冲编码输出信号并生成脉冲编码驱动器输出信号；
[0022]比较器，其被连接以处理所述脉冲编码驱动器输出信号并生成脉冲编码比较器输出信号；
[0023]脉冲解码器，其被连接以处理所述脉冲编码比较器输出信号并生成DME编码物理介质连接(PMA)输入信号，其中已消除由所述驱动器和/或比较器处的处理引起的定时不对称；以及
[0024]数字PHY电路，其被连接以处理处理所述DME编码PMA输入信号并生成待通过介质独立接口(MII)发送到介质访问控制(MAC)装置的数据。
[0025]根据本专利技术的一个或多个实施例，接收器接口引脚RX将来自所述驱动器的输出连接到所述比较器的输入，其中所述驱动器是形成于具有所述接收器比较器和脉冲编码器的第一集成电路芯片上的输出驱动器，并且其中所述比较器是形成于具有所述比较器和脉冲解码器的第二集成电路芯片上的输入驱动器。
[0026]根据本专利技术的一个或多个实施例，所述导体双绞线包括形成有单个非屏蔽双绞线(UTP)线缆的介质相关接口(MDI)总线。
[0027]根据本专利技术的一个或多个实施例，所述以太网PHY包括由IEEE 802.3cg标准定义的10BASE
‑
T1S PHY。
[0028]根据本专利技术的一个或多个实施例，所述脉冲编码器被配置成生成具有所述数字输出信号中的每个上升或下降转变处的正脉冲的所述脉冲编码输出信号。
[0029]根据本专利技术的一个或多个实施例，所述脉冲编码器被配置成生成具有所述数字输出信号中的每个上升或下降转变处的负脉冲的所述脉冲编码输出信号。
[0030]根据本专利技术的一个或多个实施例，所述脉冲编码输出信号中的每个脉冲具有足以使所述输出驱动器和输入比较器检测到所述脉冲的预定最小持续时间，并且具有足以确保所述脉冲在所述MDI总线和比较器输出上的下一可能转变之前结束的预定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于在以太网PHY处从介质相关接口MDI总线接收数据的方法，其特征在于，包括：从所述MDI总线接收模拟信号，所述模拟信号输送使用差分曼彻斯特编码DME编码的数据；使用所述以太网PHY处的接收器比较器处理所述模拟信号以生成具有DME编码数据的数字输出信号；使用所述以太网PHY处的脉冲编码器处理所述数字输出信号以生成脉冲编码输出信号，所述脉冲编码输出信号包括在所述数字输出信号中的每个上升或下降转变处生成的脉冲；利用所述以太网PHY处的输出驱动器处理所述脉冲编码输出信号，所述输出驱动器连接到接收器接口引脚RX并且被配置成生成发送到所述接收器接口引脚RX的脉冲编码驱动器输出信号；利用所述以太网PHY处连接的输入比较器处理所述脉冲编码驱动器输出信号以生成脉冲编码比较器输出信号；使用以太网PHY处的脉冲解码器处理所述脉冲编码比较器输出信号以生成DME编码物理介质连接(PMA)输入信号，其中已消除由所述输出驱动器和/或输入比较器处的处理引起的定时不对称；以及在所述以太网PHY中的数字PHY电路处理所述DME编码物理介质连接(PMA)输入信号。2.根据权利要求1所述的方法，其特征在于，所述MDI总线包括单个非屏蔽双绞线(UTP)线缆。3.根据权利要求1所述的方法，其特征在于，所述以太网PHY包括由IEEE 802.3cg标准定义的10BASE
‑
T1S PHY。4.根据权利要求1所述的方法，其特征在于，所述接收器比较器、脉冲编码器和输出驱动器集成在第一模拟前端收发器集成电路芯片上。5.根据权利要求1所述的方法，其特征在于，所述输入比较器、脉冲解码器和数字PHY电路集成在第一微控制器或以太网交换机集成电路芯片上。6.根据权利要求1所述的方法，其特征在于，处理所述脉冲编码输出信号包括在所述数字输出信号中的每个上升或下降转变处生成正脉冲。7.根据权利要求1所述的方法，其特征在于，处理所述脉冲编码输出信号包括在所述数字输出信号中的每个上升或下降转变处生成负脉冲。8.根据权利要求1所述的方法，其特征在于，所述脉冲编码输出信号中的每个脉冲具有足以使所述输出驱动器和输入比较器检测到所述脉冲的预定最小持续时间，并且具有足以确保所述脉冲在所述MDI总线和比较...

【专利技术属性】
技术研发人员：克莱门斯，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：