多芯片封装体的测试方法及测试电路技术

本发明专利技术公开了一种多芯片封装体的测试方法及测试电路。该多芯片封装体包含至少一存储芯片，该存储芯片包含多个存储单元。该方法包含：于该存储单元上进行一正常读取操作，以检查自该存储单元读取的数据是否与该多个存储单元中的预设数据相同；及于该存储单元上进行一特殊读取操作，以检查自该存储单元读取的数据是否与一期望值相同，其中该期望值是与储存在该多个存储单元中的数据无关。

【技术实现步骤摘要】

本专利技术是关于一种多芯片封装体(MCP)的测试方法及测试电路。
技术介绍
随着多芯片封装技术发展，集成电路(IC)提供者(尤其是用于移动 电话应用)倾向整合包含由不同的供货商所提供的已知良好芯片(KGD) 闪存、SRAM存储器及控制器等的多个存储芯片于同一个多芯片封装体 (MCP)内，以便降低IC产品的成本。通常，当一包含多个裸芯片的存储芯片供应至IC提供者，芯片供货 商将测试所有裸芯片以保证其良好质量及可靠性，诸如至少90%芯片是良 好的。于是，IC提供者能将KGD与其它IC芯片一起封装。然而，有一 问题会困扰芯片供货商于封装工艺期间，假如发生引起整个封装装置故 障的任何损害，IC提供者无法得知是由芯片供货商生产的存储芯片或是其 它芯片具有缺陷引起封装成品的故障或是封装过程所引发的某些原因造 成某些芯片损坏。结果，IC提供者必须运送整个封装装置至个别的芯片供 货商，才可以测试出多芯片封装体中是哪一个芯片受损，如此将增加生产 运送过程的复杂性。因此，于完成该封装后，为了保证送至IC提供者的 存储芯片是良好的，需要一种对于最易受损的存储芯片的测试方法。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种多芯片封装体的测试方法 及测试电路，通过分别读取存储单元中的预设数据，以及读取任一具有一 不同于存储单元中的预设数据的期望值的存储单元数据，能轻易测试并入 多芯片封装体中的存储芯片，以简化产品运送过程。根据本专利技术的第一实施例，提供一种多芯片封装体的测试方法。该多 芯片封装体包含至少一存储芯片，该存储芯片包含多个存储单元。该方法包含于该存储单元上进行一正常读取操作，以检查自该存储单元读取的 数据是否与该多个存储单元中的预设数据相同；及于该存储单元上进行一 特殊读取操作，以检查自该存储单元读取的数据是否与一期望值相同，其 中该期望值是与储存在该多个存储单元中的数据无关。根据本专利技术的第二实施例，提供一种多芯片封装体的测试电路。该多 芯片封装体包含至少一存储芯片，该存储芯片包含多个存储单元。该电路 包含 一正常读取逻辑电路与一特殊读取逻辑电路。该正常读取逻辑电路 是用于进行该存储单元上的一正常读取操作，以检查自该存储单元读取的 数据是否与该多个存储单元中的预设数据相同。该特殊读取逻辑电路是用 于进行该存储单元上的一特殊读取操作，以检查自该存储单元读取的数据 是否与一期望值相同，其中该期望值是与储存在该多个存储单元中的数据 无关。本专利技术由以下详述的较佳但非限制性的实施例成为明显的。以下描述 是参考附图作成。附图说明图1是根据本专利技术的较佳实施例的多芯片封装体的测试方法的流程图。图2是根据本专利技术的较佳实施例的多芯片封装体的测试电路的方块图。主要元件符号说明20多芯片封装体 22存储芯片 100步骤 110步骤 120步骤 130步骤 140步骤 150步骤200测试电路202存储阵列210正常读取逻辑电路220特殊读取逻辑电路具体实施例方式本专利技术是关于一种包含有存储芯片的多芯片封装体的测试方法及测 试电路。完成多芯片封装体之后，分别读取存储单元中目前储存的数据， 以及在诸如O伏特字线电压的条件下对该存储芯片进行一正常读取操作与 一特殊读取操作，以读取存储单元中预设的数据。因此，该封装完成后， 能够轻易地检査出多芯片封装体的存储芯片是否受损，以简化产品运送过 程。参考图1，其显示根据本专利技术的较佳实施例的多芯片封装体的测试方 法的流程图。多芯片封装体包含至少一诸如KGD闪存或SRAM存储器的 存储芯片。该存储芯片包含多个存储单元，及任一存储单元储存一位「1」 或「0」。首先，于步骤100，于存储单元上进行一正常读取操作。例如， 在存储芯片供应至使用者(例如IC提供者)之前，将存储芯片上的欲由 使用者使用的存储单元部份设定至具有数据全为「1」，即处于非使用状态， 且将使用者不会使用的存储单元部份编程至一诸如010101的特定码。接着，于步骤110，检査在正常读取操作时自存储单元读取的数据是 否与存储单元中的预设数据相同。以由使用者所使用的存储单元的部份为 例。假如存储单元全设为「1」，任一存储单元具有一低Vt状态，及期望 在一诸如5V的正常字线电压下的正常读取操作时，任一存储单元将有一 较诸如15mA的参考电流还高的存储单元电流。假如并非所有自存储单元 读取的数据均为所预期的数据「1」，亦即，至少一存储单元具有较15mA 的参考电流还低的电流，其意味着该至少一存储单元是在开路状态(具有 一极高的电阻)，以及测试程序被判定至步骤120的失败。另外，以不会由使用者所使用的存储单元的部份为例。假如自存储单 元的部份读取的数据与其中编程的特定码不相同，则测试程序在步骤120 会判定是失败的。6假如在正常读取操作时，自存储单元读取的数据与例如全为「1」或 在步骤110中的特定码的期望数据相同，也并不意味该测试已通过，此是 因为假如存储单元的短路状态发生，也能获得全为「1」的数据，所以其 须要行进至步骤130，在存储单元上进行一特殊读取操作，其中自存储单 元读取的期望值是与预设在存储单元中的数据不同。例如，将存储单元所有字线设定为接地电压ov，以及将参考电流设定为一例如正常读取操作 的15mA的正常值。此情况下，不论任一存储单元所储存的数据是「1」 或是「0」，可以预期的是几乎没有电流会流过任一存储单元，且所有存储 单元在正常参考电流15mA下的特殊读取操作时应可读取到数据「0」。于另一实施例，可将存储单元的字线设定为具有一诸如8V的非常高 的电压，其是较例如5V的正常字线电压还高(正常读取操作时)，而其参 考电流仍为正常值15mA。此情况下，可以预期的是任一存储单元的单元 电流会较参考电流15mA还高，且所有存储单元在特殊读取操作时应可自 存储单元读取到数据「1」。于另-一实施例，用于与单元电流比较的参考电流可设定为非常低，例 如5mA，其是较诸如正常读取操作时的存储单元的单元电流的10mA至 20mA之间还低，且其字线电压为例如8V的正常值。此情况下，由于流 经存储单元的电流均较例如5mA的参考电流高，可以预期的是所有存储 单元在特殊读取操作时应可自存储单元读取到数据「 1」。于另一实施例，用于与单元电流比较的参考电流可设定为非常高，例 如25mA，其是较诸如正常读取操作时的存储单元的单元电流的10mA至 20mA之间还高，且其字线电压为例如8V的正常值。此情况下，由于流 经存储单元的电流均较例如25mA的参考电流低，可以预期的是所有存储 单元在特殊读取操作时应可自存储单元读取到数据「0」。接着，于步骤140，检査自存储单元读取的数据是否与例如全为「1」 或全为「0」的期望值相同。假如自存储单元读取的数据与期望值相同， 则判定测试程序会前进至步骤150而被认定通过，而假如自任一存储单元 读取的数据不是全部与期望值相同，则判定测试程序会前进至步骤120而 被认定失败。例如，于特殊读取操作，当存储单元的所有字线具有电压OV及参考电流是正常的(15mA)时，检査自存储单元读取的数据是否全为「0」。 假如所读取数据全为「0」，则存储芯片通过测试及保证为良好。假如所读 取数据不全为「0」，其意味着有一些存储单元为短路状态(有极低本文档来自技高网...

【技术保护点】
一种多芯片封装体的测试方法，其特征在于，该多芯片封装体包含至少一存储芯片，该存储芯片包含多个存储单元，该方法包含：　于该多芯片封装体上进行一正常读取操作，以检查自该多芯片封装体读取的数据是否与该多个存储单元中的预设数据相同；及　 于该多芯片封装体上进行一特殊读取操作，以检查自该多芯片封装体读取的数据是否与一期望值相同，其中该期望值是与储存在该多个存储单元中的数据无关。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：洪俊雄，何文乔，张坤龙，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]