用于存储器件的存储器控制器制造技术

本公开涉及一种用于存储器件的存储器控制器，所述存储器控制器包括：命令生成器，被配置为基于系统时钟信号生成命令信号，并生成用于命令信号的相位差信息；以及存储器接口，被配置为从命令生成器接收命令信号和相位差信息，基于相位差信息调整命令信号的时序，并向存储器件发送时序被调整的命令信号作为时序调整的命令信号。调整的命令信号。调整的命令信号。

【技术实现步骤摘要】
用于存储器件的存储器控制器
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月30日在韩国知识产权局(KIPO)递交的韩国专利申请No.10
‑
2021
‑
0168227的优先权，其全部公开内容通过引用合并于此。


[0003]本公开的示例实施例涉及半导体集成电路，并且更具体地，涉及用于存储器件的存储器控制器。

技术介绍

[0004]半导体存储器件可以是易失性存储器件和非易失性存储器件，易失性存储器件在断电时会丢失存储的数据，非易失性存储器件在断电时会保留存储的数据。易失性存储器件可以高速执行读取和写入操作；然而，其中存储的内容可能会在断电时丢失。非易失性存储器件即使在断电时也可以保留存储在其中的内容。因此，非易失性存储器件可以用于存储无论它们是否通电都必须保留的数据。
[0005]半导体存储器件可以由存储器控制器控制。存储器控制器可以通过接口与半导体存储器件通信。存储器控制器可以通过接口向半导体存储器件发送命令信号，并且半导体存储器件可以响应于该命令信号执行相应的操作。

技术实现思路

[0006]本公开的至少一个示例实施例提供了一种存储器控制器，该存储器控制器能够去除或减少向存储器件发送的命令信号的时序开销。
[0007]根据本公开的示例实施例，提供了一种用于存储器件的存储器控制器，该存储器控制器包括：命令生成器，被配置为基于系统时钟信号生成命令信号，并生成命令信号的相位差信息；以及存储器接口，被配置为从命令生成器接收命令信号和相位差信息，基于相位差信息调整命令信号的时序，并将调整时序的命令信号作为时序调整的命令信号发送到存储器件。
[0008]根据本公开的示例实施例，提供了一种用于存储器件的存储器控制器，该存储器控制器包括：命令引脚；以及存储器接口，被配置为在命令引脚处输出命令信号，其中，当存储器控制器响应于具有第一频率的系统时钟信号进行操作时的命令信号的时序与当存储器控制器响应于具有与第一频率不同的第二频率的系统时钟信号进行操作时的命令信号的时序基本相同。
[0009]根据本公开的示例实施例，提供了一种用于存储器件的存储器控制器，该存储器控制器包括：时钟生成器，被配置为生成系统时钟信号；命令生成器，被配置为响应于系统时钟信号生成命令信号；以及存储器接口，被配置为向存储器件发送时序调整的命令信号，其中，命令生成器包括：相位生成电路，被配置为生成相位差信息，该相位差信息表示命令信号和标准命令信号之间的相位差，并且其中，存储器接口包括：延迟锁相环电路，被配置
为生成与系统时钟信号的周期时间相对应的时钟锁定值；相位控制电路，被配置为基于由相位差信息表示的相位差、相位差的分辨率值和时钟锁定值来生成延迟控制值；以及相位应用电路，被配置为基于延迟控制值，根据由相位差信息表示的相位差来调整命令信号的时序，并输出具有调整的时序的命令信号作为时序调整的命令信号。
[0010]在根据本公开的示例实施例的用于存储器件的存储器控制器中，向存储器件发送命令信号的存储器接口可以根据控制器
‑
存储器接口标准中定义的时序，基于相位差信息来调整命令信号的时序。因此，可以去除或减少命令信号的时序开销，并且可以提高存储器件和存储器系统的吞吐量。
附图说明
[0011]根据结合附图的以下详细描述，将更清楚地理解本公开的说明性、非限制性示例实施例。
[0012]图1是示出了根据本公开的示例实施例的用于存储器件的存储器控制器的框图。
[0013]图2是用于描述在约500MHz的系统时钟信号中调整命令信号的时序的示例的时序图。
[0014]图3是用于描述在约300MHz的系统时钟信号中调整命令信号的时序的示例的时序图。
[0015]图4是用于描述响应于常规命令信号操作的存储器件的吞吐量和响应于根据本公开的示例实施例的命令信号操作的存储器件的吞吐量的示例的图。
[0016]图5是示出了根据本公开的示例实施例的存储器控制器中包括的命令生成器的框图。
[0017]图6是用于描述相位差信息的示例的时序图。
[0018]图7是示出了根据本公开的示例实施例的存储器控制器中包括的存储器接口的框图。
[0019]图8是用于描述根据本公开的示例实施例的存储器控制器中包括的存储器接口的操作的示例的时序图。
[0020]图9是示出了图7的存储器接口中包括的延迟线的示例的框图。
[0021]图10是示出了图7的存储器接口中包括的延迟锁相环电路的示例的框图。
[0022]图11是示出了根据本公开的示例实施例的存储器控制器中包括的存储器接口的框图。
[0023]图12是用于描述根据本公开的示例实施例的存储器控制器中包括的存储器接口的操作的示例的时序图。
[0024]图13是示出了根据本公开的示例实施例的存储器控制器的框图。
[0025]图14是示出了包括根据本公开的示例实施例的存储器控制器的存储器系统的框图。
[0026]图15是用于描述在根据本公开的示例实施例的存储器系统中的存储器控制器和存储器件之间的信号传输的框图。
[0027]图16是示出了根据本公开的示例实施例的存储器系统中包括的存储器件的示例的框图。
[0028]图17是示出了图16的存储器件的存储器单元阵列中包括的存储器块的示例的透视图。
[0029]图18是示出了参照图17描述的存储器块的等效电路的电路图。
[0030]图19是根据本公开的示例实施例的存储器件的截面图。
具体实施方式
[0031]将参照附图更全面地描述本公开的各种示例实施例。然而，本公开可以以许多不同的形式来体现，并且不应被解释为受限于本文所阐述的实施例。贯穿本申请，相同的附图标记指代相同的元件。
[0032]图1是示出了根据本公开的示例实施例的用于存储器件的存储器控制器的框图。
[0033]参照图1，根据本公开的示例实施例的存储器控制器100可以控制存储器件200。存储器控制器100和存储器件200可以包括在如图15或图16所示的存储器系统中。例如，存储器系统可以是但不限于固态驱动器(SSD)、通用闪存(UFS)、多媒体卡(MMC)、嵌入式MMC(eMMC)、安全数字(SD)卡、微型SD卡、记忆棒、芯片卡、通用串行总线(USB)卡、智能卡、紧凑式闪存(CF)卡等。
[0034]存储器控制器100可以包括命令生成器110和存储器接口130。在本公开的一些示例实施例中，存储器控制器100还可以包括生成系统时钟信号SYS_CLK的时钟生成器150。时钟生成器150可以向命令生成器110和存储器接口130提供时钟信号SYS_CLK。在本公开的一些示例实施例中，时钟生成器150还可以生成输入/输出时钟信号，并向存储器接口130提供该输入/输出时钟信号。此外，在本公开的一些示例实施例中，时钟生成器150可以用但不限于锁相环(PLL)电路来实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于存储器件的存储器控制器，所述存储器控制器包括：命令生成器，被配置为基于系统时钟信号生成命令信号，并生成用于所述命令信号的相位差信息；以及存储器接口，被配置为从所述命令生成器接收所述命令信号和所述相位差信息，基于所述相位差信息调整所述命令信号的时序，并向所述存储器件发送时序被调整的命令信号作为时序调整的命令信号。2.根据权利要求1所述的存储器控制器，其中，所述相位差信息表示基于所述系统时钟信号生成的所述命令信号和标准命令信号之间的相位差，所述标准命令信号具有在控制器
‑
存储器接口标准中定义的标准时序。3.根据权利要求1所述的存储器控制器，其中，为了调整基于所述系统时钟信号生成的所述命令信号的时序，所述存储器接口将所述命令信号延迟与由所述相位差信息表示的相位差相对应的延迟时间。4.根据权利要求1所述的存储器控制器，其中，所述命令生成器包括：相位生成电路，被配置为生成相位差信息，所述相位差信息表示基于所述系统时钟信号生成的所述命令信号和标准命令信号之间的相位差。5.根据权利要求1所述的存储器控制器，其中，所述存储器接口包括：相位控制电路，被配置为基于所述相位差信息生成延迟控制值；以及延迟线，被配置为基于所述延迟控制值，将从所述命令生成器输出的所述命令信号延迟与由所述相位差信息表示的相位差相对应的延迟时间。6.根据权利要求5所述的存储器控制器，其中，所述相位控制电路接收与所述系统时钟信号的周期时间相对应的时钟锁定值，并基于由所述相位差信息表示的所述相位差、所述相位差的分辨率值和所述时钟锁定值计算所述延迟控制值。7.根据权利要求6所述的存储器控制器，其中，所述相位控制电路通过使用等式“DCV＝(PD/PRV)*CLV”来计算所述延迟控制值，其中，DCV表示所述延迟控制值，PD表示由所述相位差信息表示的所述相位差，PRV表示所述相位差的分辨率值，并且CLV表示所述时钟锁定值。8.根据权利要求6所述的存储器控制器，其中，所述相位差的分辨率值是能够设置的。9.根据权利要求5所述的存储器控制器，其中，所述延迟线包括：粗糙延迟线，被配置为响应于所述延迟控制值的至少一个最高有效位，将从所述命令生成器输出的所述命令信号延迟第一间隔；以及精细延迟线，被配置为响应于所述延迟控制值的至少一个最低有效位，将由所述粗糙延迟线输出的所述命令信号延迟第二间隔，所述第二间隔比所述第一间隔窄。10.根据权利要求5所述的存储器控制器，其中，所述存储器接口还包括：延迟锁相环电路，被配置为接收所述系统时钟信号，并生成与所述系统时钟信号的周期时间相对应的时钟锁定值。11.根据权利要求10所述的存储器控制器，其中，所述延迟锁相环电路包括：数字控制延迟线，被配置为通过延迟所述系统时钟信号来生成输出时钟信号；相位检测器，被配置为检测所述系统时钟信号和所述输出时钟信号之间的相位差；以及
延迟控制电路，被配置为基于由所述相位检测器检测到的所述相位差来控制所述数字控制延迟线的延迟时间，并生成与所述系统时钟信号的所述周期时间相对应的所述时钟锁定值。12.根据权利要求5所述的存储器控制器，其中，所述存储器接口还包括：触发器，被配置为响应于所述系统时钟信号来捕获从所述命令生成器输出的所述命令信号，并将所捕获的命令信号输出到所述延迟线。13.根据权利要求1所述的存储器控制器，其中，所述存储器接口包括：相位控制电路，被配置为基于所述相位差信息生成选择信号；多个触发器，被配置为响应于输入/输出时钟信号来捕获从所述命令生...

【专利技术属性】
技术研发人员：李忠义，金亨真，张钟炫，李哲承，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：