一种控制方法、装置、芯片及电子设备制造方法及图纸

本申请实施例公开了一种控制方法，该方法用于控制重采样电路，重采样电路包括：前置电路、FIFO和可变采样率转换电路，包括：获取FIFO中所存储的经前置电路处理后的数据占用FIFO深度的比例系数，根据比例系数，对FIFO是否写入经前置电路处理后的数据进行控制，其中，FIFO中写入的经前置电路处理后的数据用于可变采样率转换电路读取后进行重采样。本申请实施例还同时提供了一种控制装置、芯片及电子设备。备。备。

【技术实现步骤摘要】
一种控制方法、装置、芯片及电子设备


[0001]本申请涉及正交频分复用(Orthogonal Frequency Division Multiplexing，OFDM)通信系统中中心频率偏差(Center Frequency Offset，CFO)和采样频率偏差(Sampling Frequency Offset，SFO)的补偿技术，尤其涉及一种控制方法、装置、芯片及电子设备。

技术介绍

[0002]无线通信系统中，收发双方使用各自的晶振作为参考时钟，而晶振受精度、温漂、老化的影响，总是存在一定的频率误差，收发双方无法实现真正同频，从而产生CFO和SFO。
[0003]在OFDM通信系统中，CFO和SFO均会破坏子载波的正交性，使系统接收性能下降。因此，通信系统中通常会通过调节压控振荡器(Voltage Control Osciliator，VCO)让CFO和SFO足够小，或者使用数字补偿的方法来纠正CFO和SFO。
[0004]对于采用802.11协议的无线局域网而言，受成本因素影响，通常直接使用数字补偿技术在接收机通路修正CFO和SFO，具体到接收机的SFO模块，接收机在所收到的信号的包头部分首先估计出CFO，假设对端射频和基带参考时钟同源，SFO也可以根据CFO推算而来，估计出SFO后，接收机只需要持续地把接收到的时域信号进行重采样即可。最常见的，会采用一个可变采样率转换电路(Variable Sampling Rate Convert，VSRC)，通常使用Farrow结构进行信号重采样。/>[0005]新出台的802.11ax和802.11be协议引入了正交频分多址(Orthogonal Frequency Division Multiple Access，OFDMA)机制，需要所有的移动台(Station，STA)发出的资源单元(Resource Unit，RU)到达无线接入点(Access Point，AP)的时候中心频率和采样率对齐，AP的接收机不做CFO，SFO补偿。
[0006]然而，常规的方法使用一个先入先出缓存(First In First Out，FIFO)来克服VSRC导致的速度差，比如在AP时钟更快的情况下，FIFO需要装满后才开始往后级的VSRC送数据，而在AP时钟更慢的情况下，需要一个空的FIFO承载临时消耗不了的数据。
[0007]随着802.11be支持最大信号带宽320MHz，VSRC需要工作在更高的频率上，比如1280MHz，此时需要的FIFO深度变大。并且，通信系统中为了避开时钟高次谐波的影响，经常采用调节自身时钟频率的方法。一旦采用此方法，VSRC需要调节的比率将不再用ppm表示，而是用百分比(％)表示。此场景下，以时钟调节1％计算，FIFO大小需要变大。
[0008]可见，由于常规方法中需要一个较大的FIFO，然而较大的FIFO需要占用较大的面积，较大的FIFO中的数字延迟线，每个节拍都在刷新，从而导致功耗大，不利于手机等电池供电的终端，较大的FIFO还会导致额外的延迟；由此可以看出，现有的通信系统中发射机在进行重采样时存在较大的延迟和功耗。

技术实现思路

[0009]本申请实施例提供一种控制方法、装置、芯片及电子设备，能够改善通信系统中发
射机进行重采样时存在延迟和功耗。
[0010]本申请的技术方案是这样实现的：
[0011]本申请实施例提供一种控制方法，所述方法用于控制重采样电路，所述重采样电路包括：前置电路、FIFO和可变采样率转换电路，包括：
[0012]获取所述FIFO中所存储的经所述前置电路处理后的数据占用所述FIFO深度的比例系数；
[0013]根据所述比例系数，对所述FIFO是否写入经所述前置电路处理后的数据进行控制；其中，所述FIFO中写入的经所述前置电路处理后的数据用于所述可变采样率转换电路读取后进行重采样。
[0014]本申请实施例提供一种控制装置，所述控制装置用于控制重采样电路，所述重采样电路包括：前置电路、FIFO和可变采样率转换电路，包括：
[0015]获取模块，用于获取所述FIFO中所存储的经所述前置电路处理后的数据占用所述FIFO深度的比例系数；
[0016]控制模块，用于根据所述比例系数，对所述FIFO是否写入的经所述前置电路处理后的数据进行控制；其中，所述FIFO中写入经所述前置电路处理后的数据用于所述可变采样率转换电路读取后进行重采样。
[0017]本申请实施例提供一种控制装置，包括：处理器以及存储有所述处理器可执行指令的存储介质，所述存储介质通过通信总线依赖所述处理器执行操作，当所述指令被所述处理器执行时，执行上述一个或多个实施例所述的控制方法。
[0018]本申请实施例提供一种芯片，包括重采样电路和上述一个或多个实施例所述的控制装置；其中，所述重采样电路包括：前置电路、FIFO和可变采样率转换电路。
[0019]本申请实施例提供一种芯片，包括：处理器，用于从存储器中调用并运行计算机程序，使得安装有所述芯片的设备执行如上述一个或多个实施例所述的控制方法。
[0020]本申请实施例提供一种电子设备，包括如上述一个或多个实施例所述的芯片。
[0021]本申请实施例提供一种计算机存储介质，所述计算机可读存储介质用于存储计算机程序，所述计算机程序使得计算机执行如上述一个或多个实施例所述控制方法的步骤。
[0022]本申请实施例提供了一种控制方法、装置、芯片及电子设备，该方法用于控制重采样电路，重采样电路包括：前置电路、FIFO和可变采样率转换电路，包括：获取FIFO中所存储的经前置电路处理后的数据占用FIFO深度的比例系数，根据比例系数，对FIFO是否写入经前置电路处理后的数据进行控制，其中，FIFO中写入的经前置电路处理后的数据用于可变采样率转换电路读取后进行重采样；也就是说，在本申请实施例中，通过控制装置对重采样电路的控制，能够根据FIFO在所存储的数据占用FIFO深度的比例系数对FIFO是否写入经前置电路处理后的数据进行控制，这样，将FIFO中所存储的数据占用FIFO深度的比例系数得到控制，从而能够利用深度较小的FIFO就可以实现重采样，并且，利用较小的FIFO减小了通信系统的发射机在重采样时存在延迟和功耗。
附图说明
[0023]图1为本申请实施例提供的一种可选的控制方法的流程示意图；
[0024]图2为相关技术中u＝0.25时有无重采样的对比图；
[0025]图3为相关技术中u＝0.25时有不同采样率的对比图；
[0026]图4为相关技术中通信系统中发射机中通信电路的结构示意图；
[0027]图5为本申请实施例提供的一种可选的通信系统中发射机中通信电路的结构示意图；
[0028]图6为本申请实施例提供的一种可选的vaild的时序图；
[0029]图7为本申请实施例提供的一种可选的控制装置的结构示意图；
[0030]图8本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制方法，其特征在于，所述方法用于控制重采样电路，所述重采样电路包括：前置电路、FIFO和可变采样率转换电路，包括：获取所述FIFO中所存储的经所述前置电路处理后的数据占用所述FIFO深度的比例系数；根据所述比例系数，对所述FIFO是否写入经所述前置电路处理后的数据进行控制；其中，所述FIFO中写入的经所述前置电路处理后的数据用于所述可变采样率转换电路读取后进行重采样。2.根据权利要求1所述的方法，其特征在于，所述根据所述比例系数，对所述FIFO是否写入经所述前置电路处理后的数据进行控制，包括：当所述比例系数小于预设阈值时，控制所述前置电路向所述FIFO写入所述处理后的数据；当所述比例系数大于所述预设阈值时，控制所述前置电路禁止向所述FIFO写入所述处理后的数据。3.根据权利要求1所述的方法，其特征在于，所述前置电路包括：CFO补偿电路。4.根据权利要求2所述的方法，其特征在于，所述当所述比例系数小于所述预设阈值时，控制所述前置电路向所述FIFO写入所述处理后的数据，包括：当所述比例系数小于所述预设阈值时，生成第一控制信号；利用所述第一控制信号，控制所述前置电路向所述FIFO写入所述处理后的数据。5.根据权利要求4所述的方法，其特征在于，所述重采样电路还包括：门控时钟，所述利用所述第一控制信号，控制所述前置向所述FIFO写入所述处理后的数据，包括：利用所述第一控制信号控制所述门控时钟开启，以使得所述前置电路向所述FIFO写入所述处理后的数据。6.根据权利要求2所述的方法，其特征在于，所述当所述比例系数大于所述预设阈值时，控制所述前置电路禁止向所述FIFO写入所述处理后的数据，包括：当所述比例系数大于所述预设阈值时，生成第二控制信号；利用所述第二控制信号，控制所述前置电路禁止向所述FIFO写入所述处理后的数据。7.根据权利要求6所述的方法，其特征在于，所述重...

【专利技术属性】
技术研发人员：王锋，杨玉刚，
申请(专利权)人：哲库科技上海有限公司，
类型：发明
国别省市：