移位寄存器、栅极驱动电路、显示基板和显示装置制造方法及图纸

本公开提供了一种移位寄存器单元，包括：第一预充复位电路，配置为对第一上拉节点进行预充电和复位处理；第一下拉控制电路，配置为控制第一下拉节点处电压；第一驱动输出电路，配置为响应于第一上拉节点处有效电平信号的控制将第一时钟信号输入端所提供信号写入至第一驱动输出端，以及响应于第一下拉节点处有效电平信号的控制将第五电源端所提供电压写入至第一驱动输出端；第一输出复位电路，配置为响应于第一复位信号输入端所提供有效电平信号的控制将第五电源端所提供电压写入至第一驱动输出端。本公开实施例还提供了一种栅极驱动电路、显示基板、显示装置和栅极驱动方法。显示装置和栅极驱动方法。显示装置和栅极驱动方法。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路、显示基板和显示装置


[0001]本专利技术涉及显示领域，特别涉及一种移位寄存器、栅极驱动电路、显示基板、显示装置和栅极驱动方法。

技术介绍

[0002]随着显示面板高集成度的发展趋势，出现了GOA(Gae Driver On Array，阵列基板栅极驱动)技术，GOA技术直接将栅极驱动电路集成在阵列基板上，以代替外接驱动芯片，具有成本低、工序少、产能高等优点。
[0003]栅极驱动电路一般包括多个级联的移位寄存器单元，由于一帧时间内，每一级移位寄存器单元的输出处于有效电平状态的驱动信号的时间较短，使得在移位寄存器单元输出驱动信号之后需要对移位寄存器单元的驱动输出端进行降噪处理。

技术实现思路

[0004]第一方面，本公开实施例提供了一种移位寄存器单元，包括：
[0005]第一预充复位电路，与第一级联信号输入端、第一复位信号输入端、第一电源端、第二电源端、第一上拉节点连接，配置为响应于所述第一级联信号输入端所提供有效电平信号的控制将所述第一电源端所提供电压写入至所述第一上拉节点，以及响应于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一预充复位电路，与第一级联信号输入端、第一复位信号输入端、第一电源端、第二电源端、第一上拉节点连接，配置为响应于所述第一级联信号输入端所提供有效电平信号的控制将所述第一电源端所提供电压写入至所述第一上拉节点，以及响应于所述第一复位信号输入端所提供有效电平信号的控制将所述第二电源端所提供电压写入至所述第一上拉节点；第一下拉控制电路，与所述第一上拉节点、第一下拉节点、所述第二电源端、第三电源端和第四电源端连接，配置为在所述第三电源端提供有效电平信号且所述第一上拉节点处电压处于非有效电平状态时向所述第一下拉节点写入有效电平信号，在所述第四电源端提供有效电平信号时或者在所述第一上拉节点处于有效电平状态时向所述第一下拉节点写入非有效电平信号；第一驱动输出电路，与所述第一上拉节点、所述第一下拉节点、第一时钟信号输入端、第五电源端和第一驱动输出端连接，配置为响应于所述第一上拉节点处有效电平信号的控制将所述第一时钟信号输入端所提供信号写入至所述第一驱动输出端，以及响应于所述第一下拉节点处有效电平信号的控制将所述第五电源端所提供电压写入至所述第一驱动输出端；第一输出复位电路，与所述第一复位信号输入端、所述第五电源端、所述第一驱动输出端连接，配置为响应于所述第一复位信号输入端所提供有效电平信号的控制将所述第五电源端所提供电压写入至所述第一驱动输出端。2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：第一级联输出电路，与所述第一上拉节点、所述第一下拉节点、所述第一时钟信号输入端、第二电源端和第一级联输出端连接，配置为响应于所述第一上拉节点处有效电平信号的控制将所述第一时钟信号输入端所提供信号写入至所述第一级联输出端，以及响应于所述第一下拉节点处有效电平信号的控制将所述第五电源端所提供电压写入至所述第一级联输出端。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二电源端与第五电源端之间绝缘；所述第二电源端所提供的电压大于所述第五电源端所提供的电压。4.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：第二预充复位电路，与第二级联信号输入端、第二复位信号输入端、第一电源端、第二电源端、第二上拉节点连接，配置为响应于所述第二级联信号输入端所提供有效电平信号的控制将所述第一电源端所提供电压写入至所述第二上拉节点，以及响应于所述第二复位信号输入端所提供有效电平信号的控制将所述第二电源端所提供电压写入至所述第二上拉节点；第二下拉控制电路，与所述第二上拉节点、第二下拉节点、所述第二电源端、第三电源端和第四电源端连接，配置为在所述第四电源端提供有效电平信号且所述第二上拉节点处电压处于非有效电平状态时向所述第二下拉节点写入有效电平信号，以及在所述第三电源端提供有效电平信号时或者在所述第二上拉节点处于有效电平状态时向所述第二下拉节点写入非有效电平信号；
第二驱动输出电路，与所述第二上拉节点、所述第二下拉节点、第二时钟信号输入端、第五电源端和第二驱动输出端连接，配置为响应于所述第二上拉节点处有效电平信号的控制将所述第二时钟信号输入端所提供信号写入至所述第二驱动输出端，以及响应于所述第二下拉节点处有效电平信号的控制将所述第五电源端所提供电压写入至所述第二驱动输出端；第二输出复位电路，与所述第二复位信号输入端、所述第五电源端、所述第二驱动输出端连接，配置为响应于所述第二复位信号输入端所提供有效电平信号的控制将所述第五电源端所提供电压写入至所述第二驱动输出端。5.根据权利要求4所述的移位寄存器单元，其特征在于，还包括：第一级联输出电路，与所述第一上拉节点、所述第一下拉节点、所述第一时钟信号输入端、第二电源端和第一级联输出端连接，配置为响应于所述第一上拉节点处有效电平信号的控制将所述第一时钟信号输入端所提供信号写入至所述第一级联输出端，以及响应于所述第一下拉节点处有效电平信号的控制将所述第五电源端所提供电压写入至所述第一级联输出端；第二级联输出电路，与所述第二上拉节点、所述第二下拉节点、所述第二时钟信号输入端、第二电源端和第二级联输出端连接，配置为响应于所述第二上拉节点处有效电平信号的控制将所述第二时钟信号输入端所提供信号写入至所述第二级联输出端，以及响应于所述第二下拉节点处有效电平信号的控制将所述第五电源端所提供电压写入至所述第一级联输出端；所述第一级联输出端与所述第二级联信号输入端连接，所述第二级联输出端与所述第一复位信号输入端连接。6.根据权利要求4所述的移位寄存器单元，其特征在于，所述第一下拉控制电路还与所述第二上拉节点连接，所述第一下拉控制电...

【专利技术属性】
技术研发人员：林欣，周融，林丽锋，胡波，王建树，李春雨，胡佩，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：