待测设计的验证方法及验证装置制造方法及图纸

本申请提供了一种待测设计的验证方法及验证装置。待测设计包括处理器中的一个或多个执行单元，处理器包括多个发射通道，多个发射通道用于向一个或多个执行单元发射指令，验证方法包括：获取待分派的指令集合；根据待分派的指令集合中的指令，通过指令分派模块，确定多个发射通道各自对应的待发射指令，指令分派模块用于控制多个发射通道的指令分派方式；根据多个发射通道各自对应的待发射指令，生成待测设计的激励信号；根据待测设计的激励信号对待测设计进行验证。本申请在单元级验证环境中设置指令分派模块，通过指令分派模块，控制多个通道的指令分派方式，有助于提高验证环境的验证效率。验证效率。验证效率。

【技术实现步骤摘要】
待测设计的验证方法及验证装置


[0001]本申请涉及芯片验证
，具体涉及一种待测设计的验证方法及验证装置。

技术介绍

[0002]处理器，例如超标量处理器，包括一个或多个指令执行单元，及用于向指令执行单元发射指令的多个通道。
[0003]相关技术中，用于对执行单元进行单元级验证的验证环境，在向多个通道分派指令时是随机不可控地分派，导致验证环境的验证效率低下。

技术实现思路

[0004]本申请实施例提供一种待测设计的验证方法及验证装置，能够提高单元级验证环境的验证效率。
[0005]第一方面，提供了一种待测设计的验证方法，所述待测设计包括处理器中的一个或多个执行单元，所述处理器包括多个发射通道，所述多个发射通道用于向一个或多个执行单元发射指令，所述验证方法包括：获取待分派的指令集合；根据所述待分派的指令集合中的指令，通过指令分派模块，确定所述多个发射通道各自对应的待发射指令，所述指令分派模块用于控制所述多个发射通道的指令分派方式；根据所述多个发射通道各自对应的待发射指令，生成所述待测设计的激励信号；根据所述待本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种待测设计的验证方法，其特征在于，所述待测设计包括处理器中的一个或多个执行单元，所述处理器包括多个发射通道，所述多个发射通道用于向一个或多个执行单元发射指令，所述验证方法包括：获取待分派的指令集合；根据所述待分派的指令集合中的指令，通过指令分派模块，确定所述多个发射通道各自对应的待发射指令，所述指令分派模块用于控制所述多个发射通道的指令分派方式；根据所述多个发射通道各自对应的待发射指令，生成所述待测设计的激励信号；根据所述待测设计的激励信号对所述待测设计进行验证。2.根据权利要求1所述的验证方法，其特征在于，所述指令分派模块用于控制以下中的一种或多种：所述多个发射通道的通道选择方式；以及所述多个发射通道在一个时钟周期需要发射的指令数量。3.根据权利要求2所述的验证方法，其特征在于，所述指令分派模块包括以下可配置参数中的一种或多种：第一参数，用于配置所述多个发射通道的通道选择方式；以及第二参数，用于配置所述多个发射通道在一个时钟周期需要分派的指令数量。4.根据权利要求3所述的验证方法，其特征在于，所述第二参数配置的所述指令数量的取值为目标值，所述根据所述待分派指令的指令集合中的指令，通过指令分派模块，确定所述多个发射通道各自对应的待发射指令，包括：根据所述指令集合中的指令和所述第一参数，确定所述多个发射通道各自对应的待发射指令，使得所述多个发射通道对应的待发射指令之和等于所述目标值。5.根据权利要求3所述的验证方法，其特征在于，所述根据所述待分派的指令集合中的指令，通过指令分派模块，确定所述多个发射通道各自对应的待发射指令，包括：根据所述指令集合中的指令和所述第二参数，将所述指令集合中的当前指令分派至所述多个发射通道中的目标通道，其中，所述目标通道为所述多个发射通道中的未被占满的发射通道。6.根据权利要求3所述的验证方法，其特征在于，所述第一参数和/或所述第二参数为所述待测设计的验证环境中定义的宏。7.根据权利要求6所述的验证方法，其特征在于，所述第二参数与所述待测设计中的用于配置所述多个发射通道在一个时钟周期需要分派的指令数量的宏绑定。8.根据权利要求1或2所述的验证方法，其特征在于，所述根据所述待分派的指令集合中的指令，通过指令分派模块，确定所述多个发射通道各自对应的待发射指令，包括：利用所述指令分派模块，将所述指令集合中的当前指令分派至所述多个发射通道中的目标通道，其中，所述当前指令的指令类型与所述目标通道对应的指令类型相同。9.一种待测设计的验证装置，其特征在于，所述待测设计包括处理器中的一个或多个执行单元，所述处理器包括多个发射通道，...

【专利技术属性】
技术研发人员：周宇晨，刘晓燕，高军，袁媛，
申请(专利权)人：飞腾信息技术有限公司，
类型：发明
国别省市：