一种多速率线路交换方法及交换系统技术方案

技术编号:37716286 阅读:12 留言:0更新日期:2023-06-02 00:12
本发明专利技术实施例涉及通信技术领域,公开了一种多速率线路交换方法及交换系统,该方法包括:若分支FPGA端口处于第一速率模式下时,控制第二速率处理链路进行传输通道二变一的处理;其中,一个所述第二速率处理链路占有两个传输通道;将所述第二速率处理链路输出的第二速率信号进行速率交换处理,以使所述第二速率信号进入所述分支FPGA端口上;若分支FPGA端口处于第二速率模式下时,控制第一速率处理链路进行传输通道一变二的处理;其中,一个所述第一速率处理链路占有一个传输通道;将所述第一速率处理链路输出的第一速率信号直接传输至所述分支FPGA端口上。实施本发明专利技术实施例,能够支持多种不同速率间的交换模式。支持多种不同速率间的交换模式。支持多种不同速率间的交换模式。

【技术实现步骤摘要】
一种多速率线路交换方法及交换系统


[0001]本专利技术涉及通信
,尤其涉及一种多速率线路交换方法及交换系统。

技术介绍

[0002]目前市面上的主流的视频交换矩阵大类可以分为两类,第一类是基于CrossPoint芯片的电路交换技术,第二类是基于TCP/IP协议的分组交换技术。
[0003]但在实践中发现,基于CrossPoint芯片大多存在着以下问题:1)、交换规模难以扩大,目前市面上最大规模的CrossPoint交换芯片只能实现288对输入输出端口。若想进一步扩大交换的规模,如端口增加一倍,那么使用的CrossPoint芯片就要增加数倍。芯片数量成指数性增加,堆叠连线极其复杂,要想持续扩大规模根本不可能;2)、交换模式单一,交换芯片只能实现端口与端口点对点的交换,不能实现多点对单点,单点对多点的交换。同时,端口的输入输出不能自适应,输入只能接信号发送设备,输出只能接信号接收设备,这对工程实施来说是极其不方便的;3)、不能对路径进行管理,无法挪动路径,拷贝路径,删除路径。
[0004]而对于基于IP的分组交换技术,虽然拥有较强的交换灵活性,并可以通过多级级联的方式较易扩大交换规模,但是会存在阻塞,不是真正意义上的全交换。且基于IP报文的交换也无法实现对路径的管理,同时通用的IP报文,面临着被窃取、被破译等安全性问题。

技术实现思路

[0005]本专利技术实施例公开一种多速率线路交换方法及交换系统,能够支持多种不同速率间的交换模式。
[0006]本专利技术实施例第一方面公开一种多速率线路交换方法,所述方法包括:若分支FPGA端口处于第一速率模式下时,控制第二速率处理链路进行传输通道二变一的处理;其中,一个所述第二速率处理链路占有两个传输通道;将所述第二速率处理链路输出的第二速率信号进行速率交换处理,以使所述第二速率信号进入所述分支FPGA端口上;若分支FPGA端口处于第二速率模式下时,控制第一速率处理链路进行传输通道一变二的处理;其中,一个所述第一速率处理链路占有一个传输通道;将所述第一速率处理链路输出的第一速率信号直接传输至所述分支FPGA端口上。
[0007]作为另一种可选的实施方式,在本专利技术实施例第一方面中,若分支FPGA端口处于第三速率模式下时,将任意N个所述第一速率处理链路输出所述第一速率信号一起传输至所述分支FPGA端口上;其中,所述N为不少于1的自然数。
[0008]将任意M个所述第二速率处理链路输出所述第二速率信号一起传输至所述分支FPGA端口上;其中,所述M为不少于1的自然数。
[0009]作为另一种可选的实施方式,在本专利技术实施例第一方面中,所述方法还包括:若分支FPGA端口处于第一速率模式下时,将所述第一速率信号通过所述第一速率处理链路直接传输至所述分支FPGA端口上;
若分支FPGA端口处于第二速率模式下时,将所述第二速率信号通过所述第二速率处理链路直接传输至所述分支FPGA端口上。
[0010]作为另一种可选的实施方式,在本专利技术实施例第一方面中,所述方法还包括:在所述分支FPGA端口接收到某一设备发送的报文数据信息时,对所述报文数据信息中的设备类型识别字段进行识别,以确定出所述某一设备是否为信号接收设备或信号发送设备。
[0011]作为另一种可选的实施方式,在本专利技术实施例第一方面中,所述方法还包括:当接收到路径挪动的信号指令时,删除某一分支FPGA端口与另一分支FPGA端口之间用于建立链接的初始通道,并启动所述某一分支FPGA端口与所述另一分支FPGA端口之间用于建立链接的冗余通道。
[0012]作为另一种可选的实施方式,在本专利技术实施例第一方面中,所述方法还包括:当接收到启动所述冗余通道的信号指令时,分别对信号发送端口的冗余垂直通道、信号接收端口的垂直通道和冗余水平通道、分支FPGA到主干FPGA的传输通道以及所述主干FPGA到所述分支FPGA的传输通道进行配置;控制所述主干FPGA到所述分支FPGA的传输通道进行使能。
[0013]作为另一种可选的实施方式,在本专利技术实施例第一方面中,所述方法还包括:当接收到不启动所述冗余通道的信号指令时,分别对所述主干FPGA的垂直通道和水平通道、所述分支FPGA到所述主干FPGA的传输通道以及所述主干FPGA到所述分支FPGA的传输通道进行配置;控制所述主干FPGA到所述分支FPGA的传输通道进行使能。
[0014]作为另一种可选的实施方式,在本专利技术实施例第一方面中,所述方法还包括:一个所述主干FPGA上至少包括有X个分支FPGA,一个所述分支FPGA上至少包括有Y个所述分支FPGA端口;其中,所述X和所述Y分别为不少于1的自然数。
[0015]本专利技术实施例第二方面公开一种交换系统,所述交换系统包括:第一控制单元,用于若分支FPGA端口处于第一速率模式下时,控制第二速率处理链路进行传输通道二变一的处理;其中,一个所述第二速率处理链路占有两个传输通道;处理单元,用于将所述第二速率处理链路输出的第二速率信号进行速率交换处理,以使所述第二速率信号进入所述分支FPGA端口上;第二控制单元,用于若分支FPGA端口处于第二速率模式下时,控制第一速率处理链路进行传输通道一变二的处理;其中,一个所述第一速率处理链路占有一个传输通道;传输单元,用于将所述第一速率处理链路输出的第一速率信号直接传输至所述分支FPGA端口上。
[0016]本专利技术实施例第三方面公开一种交换系统,所述交换系统包括:存储有可执行程序代码的存储器;与所述存储器耦合的处理器;所述处理器调用所述存储器中存储的所述可执行程序代码,执行本专利技术实施例第一方面公开的一种多速率线路交换方法。
[0017]本专利技术实施例第四方面公开一种计算机可读存储介质,其存储计算机程序,其中,所述计算机程序使得计算机执行本专利技术实施例第一方面公开的一种多速率线路交换方法。
和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0025]本专利技术实施例公开了一种多速率线路交换方法及交换系统,能够支持多种不同速率间的交换模式。
[0026]以下结合附图进行详细描述。
[0027]实施例一请参阅图1,图1是本专利技术实施例公开的一种多速率线路交换方法的流程示意图。如图1,该多速率线路交换方法可以包括以下步骤。
[0028]101、若分支FPGA端口处于第一速率模式下时,交换系统控制第二速率处理链路进行传输通道二变一的处理;其中,一个所述第二速率处理链路占有两个传输通道。
[0029]102、交换系统将所述第二速率处理链路输出的第二速率信号进行速率交换处理,以使所述第二速率信号进入所述分支FPGA端口上。
[0030]103、若分支FPGA端口处于第二速率模式下时,交换系统控制第一速率处理链路进行传输通道一变二的处理;其中本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种多速率线路交换方法,其特征在于,包括:若分支FPGA端口处于第一速率模式下时,控制第二速率处理链路进行传输通道二变一的处理;其中,一个所述第二速率处理链路占有两个传输通道;将所述第二速率处理链路输出的第二速率信号进行速率交换处理,以使所述第二速率信号进入所述分支FPGA端口上;若分支FPGA端口处于第二速率模式下时,控制第一速率处理链路进行传输通道一变二的处理;其中,一个所述第一速率处理链路占有一个传输通道;将所述第一速率处理链路输出的第一速率信号直接传输至所述分支FPGA端口上。2.根据权利要求1所述的方法,其特征在于,所述方法还包括:若分支FPGA端口处于第三速率模式下时,将任意N个所述第一速率处理链路输出所述第一速率信号一起传输至所述分支FPGA端口上;其中,所述N为不少于1的自然数;将任意M个所述第二速率处理链路输出所述第二速率信号一起传输至所述分支FPGA端口上;其中,所述M为不少于1的自然数。3.根据权利要求1所述的方法,其特征在于,所述方法还包括:若分支FPGA端口处于第一速率模式下时,将所述第一速率信号通过所述第一速率处理链路直接传输至所述分支FPGA端口上;若分支FPGA端口处于第二速率模式下时,将所述第二速率信号通过所述第二速率处理链路直接传输至所述分支FPGA端口上。4.根据权利要求1所述的方法,其特征在于,所述方法还包括:在所述分支FPGA端口接收到某一设备发送的报文数据信息时,对所述报文数据信息中的设备类型识别字段进行识别,以确定出所述某一设备是否为信号接收设备或信号发送设备。5.根据权利要求1所述的方法,其特征在于,所述方法还包括:当接收到路径挪动的信号指令时,删除某一分支FPGA端口与另一分支FPGA端口之间用于建立链接的初始通道,并启动所述某一分支FPGA端口与所述另一分支FPGA端口之间用于建立链接的冗余通道。6.根据权利要求5所述的方法,其特征在...

【专利技术属性】
技术研发人员:于志军黄兆锦
申请(专利权)人:广州美凯信息技术股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1