用于数据存储器的自诊断的电子电路和方法技术

描述了一种用于数据存储器(RAM)的自诊断的电子电路和方法，所述电子电路和方法包括/使用用于从待写入所述数据存储器(RAM)的用户数据(D

【技术实现步骤摘要】
【国外来华专利技术】用于数据存储器的自诊断的电子电路和方法


[0001]本专利技术涉及一种用于数据存储器的自诊断的电子电路，所述电子电路包括：
[0002]‑
第一纠错码单元，用于从写入数据存储器的用户数据生成纠错码，其中，所述电子电路被布置成将用户数据和相关的纠错码写入数据存储器；
[0003]‑
错误校验单元，用于根据从数据存储器读出的用户数据计算反校验码，并且将该反校验码和与相关的用户数据一起从存储器读出的纠错码进行比较，其中，该错误校验单元被布置成在错误校验码与反校验码之间存在差异的情况下提供错误标志。
[0004]本专利技术还涉及一种用于数据存储器的自诊断的方法，所述方法包括：
[0005]a)包括以下步骤的写周期：
[0006]‑
根据被提供以写入数据存储器的用户数据计算纠错码；
[0007]‑
将计算的纠错码和相关的用户数据存储到数据存储器中；
[0008]b)以及包括以下步骤的读周期：
[0009]‑
从数据存储器读取用户数据和相关的存储的纠错码；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于数据存储器(RAM)的自诊断的电子电路，其包括：
‑
第一纠错码单元(ECCGEN1)，用于从待写入数据存储器(RAM)的用户数据(D
IN
)生成纠错码(ECC
IN
)，其中，所述电子电路被布置成能够将所述用户数据(D
IN
)和相关的纠错码(ECC
IN
)写入所述数据存储器(RAM)；
‑
错误校验单元(ECCCHK/CORR)，用于根据从所述数据存储器(RAM)读出的用户数据(D
OUT
)计算反校验码(CCC
OUT
)，并将所述反校验码(CCC
OUT
)和与相关的用户数据(D
OUT
)一起从所述数据存储器(RAM)读出的纠错码(ECC
OUT
)进行比较，其中，所述错误校验单元(ECCCHK/CORR)被设置成能够在所述错误校验码(ECC
OUT
)与所述反校验码(CCC
OUT
)之间存在差异的情况下提供错误标志(CERR/UNCERR)，其特征在于：所述电子电路被布置为：当将所述用户数据和相关的纠错码(ECC
IN
)写入所述数据存储器(RAM)时，在写周期中将写入所述数据存储器中的所述用户数据(D
IN
)和所述相关的纠错码(ECC
IN
)馈送到所述错误校验单元(ECCCHK/CORR)，以在所述纠错码(ECC
IN
)与由所述错误校验单元(ECCCHK/CORR)根据所述用户数据(D
IN
)计算的反校验码(CCC
IN
)之间存在确定的差异的情况下提供潜在故障标志。2.根据权利要求1所述的电子电路，其特征在于，所述电子电路包括：
‑
包括第一输入端和第二输入端以及输出端的第一多路复用器(MUX_1)，其中，在所述第一多路复用器(MUX_1)的第二输入端处提供待写入所述数据存储器(RAM)的用户数据(D
IN
)，在所述第一多路复用器的第一输入端处提供当从所述数据存储器(RAM)读出时从所述数据存储器(RAM)提供的用户数据(D
OUT
)，并且所述第一多路复用器(MUX_1)的输出端连接到所述错误校验单元(ECCCHK/CORR)的输入端，其中，所述第一多路复用器(MUX_1)由数据存储器读/写标志控制，以在读周期中将从所述数据存储器(RAM)读出的用户数据(D
OUT
)提供给所述错误校验单元(ECCCHK/CORR)的输入端，并在写周期中将被提供以写入所述数据存储器(RAM)的用户数据(D
IN
)提供给所述错误校验单元(ECCCHK/CORR)的输入端，以及
‑
具有第一输入端和第二输入端以及输出端的第二多路复用器(MUX_2)，其中，在所述第二多路复用器(MUX_2)的第二输入端处提供由第一纠错码单元(ECCGEN1)为待写入所述数据存储器(RAM)的用户数据(D
IN
)生成的纠错码(ECC
IN
)，在所述第二多路复用器(MUX_2)的第一输入端处提供当在读周期中从所述数据存储器(RAM)读取相关的用户数据(D
OUT
)时从所述数据存储器(RAM)读出的纠错码(ECC
OUT
)，并且所述第二多路复用器(MUX_2)的输出端连接到所述错误校验单元(ECCCHK/CORR)的输入端，其中，所述第二多路复用器(MUX_2)由所述数据存储器读/写标志控制，以在写周期中将直接从所述第一纠错码单元(ECCGEN1)获得的纠错码(ECC
IN
)提供给所述错误校验单元(ECCCHK/CORR)，并在读周期中提供直接从所述数据存储器(RAM)获得的纠错码(ECC
OUT
)。3.根据权利要求2所述的电子电路，其特征在于，所述第一多路复用器(MUX_1)和所述第二多路复用器(MUX_2)集成地形成在公共多路复用器单元中。4.根据前述权利要求中任一项所述的电子电路，其特征在于，所述错误校验单元(ECCCHK/CORR)的输出端被提供给至少一个逻辑单元(&_1、&_2)的输入端，其中，所述至少一个逻辑单元(&_1、&_2)由所述读/写标志控制，以在写周期中在所述至少一个逻辑单元(&_1、&_2)的输出端处提供所述潜在故障标志作为根据被提供以写入数据存储器的用户数
据(D
IN
)计算的计算的纠错码(ECC
IN
)与根据在写周期中待写入数据存储器(RAM)的所述用户数据(D
IN
)计算的反校验码(CCC
IN
)的比较结果，并提供错误标志(CERR/UNCERR)作为从数据存储器读取的存储的纠错码(ECC
OUT
)与根据在读周期中从数据存储器(RAM)读出的用户数据(D
OUT
)计算的反校验码(CCC
OUT
)的比较结果。5.根据前述权利要求中任一项所述的电子电路，其特征在于，所述错误校验单元(ECCCHK/CORR)包括第二错误码生成单元(ECCGEN2)和校验码比较单元(ECCCHK)，所述第二错误码生成单元(ECCGEN2)被提供用于计算所述反校验码(CCC
OUT
)，所述校验码比较单元(ECCCHK)被布置为将所述纠错码(ECC
IN
)与所述反校验码(CCC
OUT
)进行比较，并且在所比较的纠错码(ECC
IN
)与所述反校验码(CCC
OUT
)之间不匹配的情况下，即在检测到可纠正的错误的情况下设置可纠正的错误标志(CERR)，或者在检测到不可纠正的错误的情况下设置不可纠正的错误标志(UNCERR)。6.根据权利要求5所述的电子电路，其特征在于，所述错误校验单元(ECCCHK/CORR)包括被布置为定位通过将所述纠错码(ECC
IN
)与相应的反校验码(CCC
OUT
)进行比较而检测到的故障位的至少一个位位置的错误定位单元(ERRLOC)，其中，所述错误校验单元(ECCCHK/CORR)被布置为在定位故障位的至少一个位位置或者设置可纠正的错误标志(CERR)或不可纠正的错误标志(UNCERR)的情况下设置潜在故障标志，并且，所述错误定位单元(ERRLOC)适于在写周期和读周期两者中工作。7.根据权利要求6所述的电子电路，其特征在于，所述错误校验单元(ECCCHK/CORR)包括第一OR门(OR1)和第二OR门(OR2)，如果故障位的至少一个位位置在所述第一OR门(OR1)的输入端处由位向量指示，则所述第一OR门(OR1)提供标志，如果在所述第二OR门(OR2)的输入端处设置由所述第一OR门(OR1)提供的错误标志、可纠正的错误标志(CERR)和不可纠正的错误标志(UNCERR)中的至少一个，则所述第二OR门(OR2)提供潜在故障信号作为所述第二OR门(OR2)的输出。8.根据前述权利要求中任一项所述的电子电路，其特征在于，所述错误校验单元(ECCCHK/CORR)包括纠错单元(ECCCOR)，所述纠错单元(ECCCOR)被设计成能够根据在所述纠错单元(ECCCOR)的输入端处指示用户数据(D
IN
、D
OUT
)的故障位的位置的错误位置向量来在其输出端处提供经纠正的用户数据(D
OUT
、CORR)，其中，所述错误校验单元(ECCCHK/CORR)还包括比较器单元，所述比较器单...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：梦芯片技术股份有限公司，
类型：发明
国别省市：