一种电平转换与隔离电路制造技术

本申请是一种电平转换与隔离电路，具体涉及电平转换的技术领域。所述电路包括第一开关单元、第一输入单元；在第一开关单元中，第一外接芯片电源端依次通过第一电阻以及第二开关管接地；第二开关管的控制端连接至第一信号开关端；第一外接芯片电源端还通过第一开关管连接至第一节点；第一外接芯片电源端通过第一电阻连接至第一开关管的控制端；在第一输入单元中，第一节点通过第二电阻连接至第三开关管的控制端；主芯片输入引脚通过第三开关管连接至第一外接芯片输出引脚；第一节点还通过第四电阻连接至第一外接芯片输出引脚。基于上述电路，在实现电平转换与隔离功能时，结构简单，控制灵活。制灵活。制灵活。

【技术实现步骤摘要】
一种电平转换与隔离电路


[0001]本申请涉及电平转换的
，具体涉及一种电平转换与隔离电路。

技术介绍

[0002]随着电子产品集成度越来越高，种类越来越多，在实际的使用中经常出现一个主芯片接口需要连接2个甚至更多的外部接口芯片，需要对外部接口进行通道选择和隔离，否则会出现电平不匹配的情况，造成信号传输出错，严重时可能会损坏芯片。
[0003]目前，使用电平转换芯片对外部接口进行通道选择和隔离。电平转换芯片可以分别给输入和输出信号提供不同的电压，而转换由芯片内部完成。
[0004]然而，上述方法在实现电平转换功能时，体积较大，不够灵活。

技术实现思路

[0005]本申请提供了一种电平转换与隔离电路，在实现电平转换与隔离电路功能时，结构简单，使用灵活，该技术方案如下。
[0006]提供了一种电平转换与隔离电路，所述电路包括第一开关单元、第一输入单元；
[0007]在所述第一开关单元中，第一外接芯片电源端依次通过第一电阻R100以及第二开关管Q30接地；第二开关管Q30的控制端连接至第一信号开关端SWITCH_1；
[0008]所述第一外接芯片电源端还通过第一开关管Q29连接至第一节点；所述第一外接芯片电源端通过所述第一电阻R100连接至所述第一开关管Q29的控制端；
[0009]在所述第一输入单元中，所述第一节点通过第二电阻R94连接至第三开关管Q27的控制端；主芯片输入引脚UART0_RX通过所述第三开关管Q27连接至第一外接芯片输出引脚UART1_TX；所述第一节点还通过第四电阻R96连接至第一外接芯片输出引脚UART1_TX。
[0010]在一种可能的实现方式中，所述电路还包括第一输出单元；
[0011]在所述第一输出单元中，所述第一节点通过第五电阻R97连接至第四开关管Q28的控制端；第一外接芯片输入引脚UART1_RX通过所述第四开关管Q28连接至主芯片输出引脚UART0_TX；所述第一节点还通过第七电阻R99连接至第一外接芯片输入引脚UART1_RX。
[0012]在一种可能的实现方式中，所述第一开关管Q29为PMOS管；所述第二开关管Q30为NMOS管；所述第三开关管Q27为NPN三极管。
[0013]在一种可能的实现方式中，所述第四开关管Q28为NPN三极管。
[0014]在一种可能的实现方式中，所述电路还包括第二开关单元、第二输入单元；
[0015]在所述第二开关单元中，第二外接芯片电源端依次通过第八电阻R107以及第六开关管Q34接地；第六开关管Q34的控制端连接至第二信号开关端SWITCH_2；
[0016]所述第二外接芯片电源端还通过第五开关管Q33连接至第二节点；所述第二外接芯片电源端通过所述第八电阻R107连接至所述第五开关管Q33的控制端；
[0017]在所述第二输入单元中，所述第二节点通过第九电阻R101连接至第七开关管Q31的控制端；主芯片输入引脚UART0_RX通过所述第七开关管Q31连接至第二外接芯片输出引
脚UART2_TX；所述第二节点还通过第十电阻R103连接至第二外接芯片输出引脚UART2_TX。
[0018]在一种可能的实现方式中，所述电路还包括第二输出单元；
[0019]在所述第二输出单元中，所述第二节点通过第十一电阻R104连接至第八开关管Q32的控制端；第二外接芯片输入引脚UART2_RX通过所述第八开关管Q32连接至主芯片输出引脚UART0_TX；所述第二节点还通过第十二电阻R106连接至第二外接芯片输入引脚UART2_RX。
[0020]在一种可能的实现方式中，所述第五开关管Q33为PMOS管；所述第六开关管Q34为NMOS管；所述第七开关管Q31为NPN三极管。
[0021]在一种可能的实现方式中，所述第八开关管Q32为NPN三极管。
[0022]在一种可能的实现方式中，在所述第一输入单元中，主芯片电源端通过第三电阻R95连接至主芯片输入引脚UART0_RX。
[0023]在一种可能的实现方式中，在所述第一输出单元中，主芯片电源端通过第六电阻R98连接至主芯片输出引脚UART0_TX。
[0024]本申请提供的技术方案可以包括以下有益效果：
[0025]在本申请示出的电平转换与隔离电路中，包括第一开关单元、第一输入单元；在第一开关单元中，第一外接芯片电源端依次通过第一电阻以及第二开关管接地；第二开关管的控制端连接至第一信号开关端；第一外接芯片电源端还通过第一开关管连接至第一节点；第一外接芯片电源端通过第一电阻连接至第一开关管的控制端；在第一输入单元中，第一节点通过第二电阻连接至第三开关管的控制端；主芯片输入引脚通过第三开关管连接至第一外接芯片输出引脚；第一节点还通过第四电阻连接至第一外接芯片输出引脚。主芯片通过对第一信号开关端的电平高低进行控制，从而控制第一开关管以及第二开关管的通断，进一步控制主芯片与第一外接芯片之间的通讯，从而实现电平转换与隔离功能。因此上述电路在实现电平转换与隔离功能时，结构简单，控制灵活。
附图说明
[0026]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1是根据一示例性实施例示出的一种电平转换与隔离电路的结构示意图。
[0028]图2示出了本申请实施例涉及的一种电平转换与隔离电路的结构示意图。
具体实施方式
[0029]下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0030]图1是根据一示例性实施例示出的一种电平转换与隔离电路的结构示意图。如图1所示，该电路包括第一开关单元、第一输入单元；
[0031]在该第一开关单元中，第一外接芯片电源端依次通过第一电阻R100以及第二开关
管Q30接地；第二开关管Q30的控制端连接至第一信号开关端SWITCH_1；
[0032]该第一外接芯片电源端还通过第一开关管Q29连接至第一节点；该第一外接芯片电源端通过该第一电阻R100连接至该第一开关管Q29的控制端；
[0033]在该第一输入单元中，该第一节点通过第二电阻R94连接至第三开关管Q27的控制端；主芯片输入引脚UART0_RX通过该第三开关管Q27连接至第一外接芯片输出引脚UART1_TX；该第一节点还通过第四电阻R96连接至第一外接芯片输出引脚UART1_TX。
[0034]在一种可能的实现方式中，该电路还包括第一输出单元；
[0035]在该第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电平转换与隔离电路，其特征在于，所述电路包括第一开关单元、第一输入单元；在所述第一开关单元中，第一外接芯片电源端依次通过第一电阻R100以及第二开关管Q30接地；第二开关管Q30的控制端连接至第一信号开关端SWITCH_1；所述第一外接芯片电源端还通过第一开关管Q29连接至第一节点VDD_K1；所述第一外接芯片电源端通过所述第一电阻R100连接至所述第一开关管Q29的控制端；在所述第一输入单元中，所述第一节点VDD_K1通过第二电阻R94连接至第三开关管Q27的控制端；主芯片输入引脚UART0_RX通过所述第三开关管Q27连接至第一外接芯片输出引脚UART1_TX；所述第一节点VDD_K1还通过第四电阻R96连接至第一外接芯片输出引脚UART1_TX。2.根据权利要求1所述的电路，其特征在于，所述电路还包括第一输出单元；在所述第一输出单元中，所述第一节点VDD_K1通过第五电阻R97连接至第四开关管Q28的控制端；第一外接芯片输入引脚UART1_RX通过所述第四开关管Q28连接至主芯片输出引脚UART0_TX；所述第一节点VDD_K1还通过第七电阻R99连接至第一外接芯片输入引脚UART1_RX。3.根据权利要求1所述的电路，其特征在于，所述第一开关管Q29为PMOS管；所述第二开关管Q30为NMOS管；所述第三开关管Q27为NPN三极管。4.根据权利要求2所述的电路，其特征在于，所述第四开关管Q28为NPN三极管。5.根据权利要求1所述的电路，其特征在于，所述电路还包括第二开关单元、第二输入单元；在所述第二开关单元中，第二外接芯片...

【专利技术属性】
技术研发人员：李海龙，
申请(专利权)人：北京亚华物联科技发展有限公司，
类型：新型
国别省市：