缓解高带宽存储器接口上的设备老化导致的占空比失真降级制造技术

本公开涉及缓解高带宽存储器接口上的设备老化导致的占空比失真降级。本实施例包括具有改进的电路的存储器设备，以减轻存储器设备由于老化而引起的劣化。存储器设备输入/输出引脚包括延迟元件，用于调整每个存储器输入/输出信号路径中的延迟，以使输入/输出信号路径彼此同步。某些数据模式，包括一长串的逻辑零值或一长串逻辑一值，会导致延迟元件中包含的晶体管的不对称降级。这种不对称降级会降低存储器设备的工作频率，从而导致性能下降。所公开的实施例改变了通过延迟元件的信号的极性，以减轻由这些数据模式导致的不对称降级的影响。因此，存储器设备的性能相对于现有方法得到了改进。得到了改进。得到了改进。

【技术实现步骤摘要】
缓解高带宽存储器接口上的设备老化导致的占空比失真降级
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月22日提交且序列号为63/281,938的题为“缓解高带宽存储器接口上的设备老化导致的占空比失真降级(MITIGATING DUTY CYCLE DISTORTION DEGRADATION DUE TO DEVICE AGING ON HIGH
‑
BANDWIDTH MEMORY INTERFACE)”的美国临时专利申请的优先权。该相关申请的主题在此通过引用并入本文。


[0003]各种实施例通常涉及计算机存储器系统，并且更具体地涉及缓解高带宽存储器接口上的老化导致的占空比失真降级。

技术介绍

[0004]除其他事项之外，计算机系统通常包括一个或更多个处理单元，例如中央处理单元(CPU)和/或图形处理单元(GPU)，以及一个或更多个存储器系统。一种类型的存储器系统称为系统存储器，它可供一个或更多个CPU和一个或更多个GPU访问。另一种类型的存储器系统是图形存储器，通常只能由一个或更多个G本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于为存储器设备生成控制信号的方法，所述方法包括：检测指向所述存储器设备的第一刷新命令；响应于检测到所述第一刷新命令，为所述存储器设备的延迟元件选择第一极性；检测指向所述存储器设备的第二刷新命令；以及响应于检测到所述第二刷新命令，为所述存储器设备的所述延迟元件选择第二极性。2.如权利要求1所述的方法，其中为所述延迟元件选择所述第一极性包括将交换极性信号的逻辑电平从第一逻辑电平改变为第二逻辑电平。3.如权利要求2所述的方法，还包括：当所述交换极性信号的所述逻辑电平为所述第一逻辑电平时，选择多路复用器的第一输入；以及当所述交换极性信号的所述逻辑电平为所述第二逻辑电平时，选择所述多路复用器的第二输入，其中出现在所述多路复用器的所述第一输入上的第一信号是出现在所述多路复用器的所述第二输入上的第二信号的反相版本。4.如权利要求1所述的方法，其中所述延迟元件被包括在与所述存储器设备的数据输入/输出引脚相关联的数据路径中。5.如权利要求1所述的方法，其中所述延迟元件被包括在与所述存储器设备的读取数据选通引脚或写入数据选通引脚中的至少一个相关联的数据路径中。6.如权利要求1所述的方法，还包括：生成交换脉冲信号，其中所述交换脉冲信号的前沿从所述第一刷新命令的前沿延迟可控延迟值。7.如权利要求6所述的方法，其中所述交换脉冲信号具有基于可控脉冲宽度值的脉冲宽度。8.如权利要求7所述的方法，其中所述可控延迟值或所述可控脉冲宽度值中的至少一个是从软件接口接收的。9.如权利要求1所述的方法，还包括：在为所述延迟元件选择所述第一极性时，禁用所述存储器设备的读取数据选通或所述存储器设备的写入数据选通中的至少一个。10.如权利要求1所述的方法，其中所述延迟元件包括延迟线或相位插值器中的至少一个。11.一种系统，包括：存储器控制器；以及存储器设备，包括：延迟元件，以及多路复用电路，所述多路复用电路...

【专利技术属性】
技术研发人员：I，
申请(专利权)人：辉达公司，
类型：发明
国别省市：