极化码译码器和用于极化码译码的方法技术

本申请公开的结构和方法涉及极化码译码器和用于极化码译码的方法。一种极化码译码器包括输入对数似然比(logarithmic likelihood ratio，LLR)分配器、主极化译码器模块(polar decoder module，PDM)、至少一个从PDM、中间LLR结果组合器和用于生成译码码字比特序列的译码比特聚合器。对于每个码字节点，每个PDM对一组或多组LLR子集进行部分译码，将这些子集发送给所述中间LLR结果组合器以生成中间LLR结果序列。所述主PDM中的第一节点译码流水线用于对中间LLR结果序列进行译码，以生成至少一个译码节点比特序列。本申请还公开了一种包括从PDM的极化码译码器，每个从PDM包括第二节点译码流水线。本申请还公开了一种用于极化码译码的方法。码的方法。码的方法。

【技术实现步骤摘要】
【国外来华专利技术】极化码译码器和用于极化码译码的方法
[0001]相关申请交叉引用
[0002]本申请要求于2020年7月7日提交的申请号为16/922,231、专利技术名称为“极化码译码器和用于极化码译码的方法(POLAR CODE DECODER AND A METHOD FOR POLAR CODE DECODING)”的美国非临时专利申请的优先权。


[0003]本专利技术大体上涉及通信网络，尤其涉及极化码译码器和用于极化码译码的方法。

技术介绍

[0004]5G标准采用极化码作为增强移动宽带(enhanced mobile broadband，eMBB)控制信道的信道编码。
[0005]为了使用极化码对信息进行编码，极化编码器采用传统极化码构造过程来生成极化码字长度为N个比特的极化码字，其中，N是整数。多达K个信息比特放置在极化码字中最可靠的比特位置上，而极化码字中的其余(N
–
K)个比特具有零值。这些零值比特(也称为“冻结(frozen)”比特)有(N
–
K)个。这种极化码字的码率R定义为R＝K/N。冻结比特相对于信息比特在N个比特的极化码字中的位置限定了极化码构造方法。一个极化码字的这些各种特征可以由“码字类型”表示，“码字类型”是极化码字的特征，取决于极化码字长度、信息比特的数量K和极化码构造方法。
[0006]在生成极化码字之后，使用N
×
N极化码矩阵对极化码字进行编码，其中，N是极化码字中的比特数。然后，以这种方式生成的编码极化码字通过通信网络发送。
[0007]当极化译码器接收到编码极化码字时，极化译码器使用N
×
N极化码矩阵(等同于极化编码器原来使用的矩阵)来恢复极化码字。极化译码器还需要码率R和原来用于对极化码字进行编码的极化码构造方法的指示。
[0008]为了在现代通信网络中使用极化码，极化译码器需要快速对信息进行译码且需要适用于各种应用。极化译码器还需要快速适应不同的码字类型。
[0009]长的编码极化码字可以包括1024个或以上比特的数据。使用传统技术对这种长的编码极化码字进行译码可能需要很长时间。例如，已知的高吞吐量技术(即展开深度流水线极化译码器(unrolled deeply
‑
pipelined polar decoder，UDPPD))由于硬件复杂，不适合对极化码字长度超过2000个比特的码字进行译码。UDPPD只能处理单一码字类型的码字，因此不灵活。UDPPD由于缺乏灵活性，因此可能不适合用于通信系统。虽然为了支持各种码字类型，可以将几个UDPPD组合在一个设备中，但这种设备的复杂硬件的功耗可能会成为一个问题。

技术实现思路

[0010]本申请的目的是提供一种极化码译码器和用于极化码译码的方法，以克服目前现有极化译码器的缺点。本申请的目的包括提供可适用于码字的各种长度和需要各种吞吐量
的各种应用的极化码译码器和译码方法。具体地，长于4096个比特的码字可以由本文中描述的系统来译码。
[0011]本文中描述的极化码译码器相比于目前现有的极化译码器，执行速度更快且能耗更少。此外，本文中提供的极化码译码器和方法可以在与传统技术具有相同或更高的吞吐量的同时，通过适应各种长度的码字和各种类型的节点，对各种长度的码字和各种类型的节点进行译码。换句话说，本文中提供的极化码译码器可以灵活用于各种长度的码字和各种类型的节点。此外，与传统的极化码译码器相比，本文中的极化码译码器包括更少的硬件单元和元件。
[0012]根据这一目的，本申请的一方面提供了一种极化码译码器。所述极化码译码器包括：输入对数似然比(logarithmic likelihood ratio，LLR)分配器，用于：接收与编码码字中的至少一个码字节点对应的信道LLR序列，以及生成多组LLR子集；包括第一节点译码流水线的主极化译码器模块(polar decoder module，PDM)，其中，所述主PDM用于：从所述输入LLR分配器接收至少一个第一组LLR子集，以及对于每个编码码字节点，对所述至少一个第一组LLR子集中的一个子集进行部分译码，以生成第一组中间LLR结果；在所述第一节点译码流水线中对中间LLR结果序列进行译码，以生成与所述码字节点对应的译码节点比特序列；至少一个从PDM，其中，每个从PDM用于：从所述输入LLR分配器接收至少一个第二组LLR子集，以及对于每个编码码字节点，对所述至少一个第二组LLR子集中的一个子集进行部分译码，以生成第二组部分计算值。在至少一个实施例中，所述极化码译码器还包括：中间LLR结果组合器，用于：对于每个编码码字节点，从所述主PDM接收第一组中间LLR结果，从所述至少一个从PDM中的每个从PDM接收第二组中间LLR结果，生成所述中间LLR结果序列，以及将所述中间LLR结果序列发送给所述第一节点译码流水线；译码比特聚合器，用于：对于每个编码码字节点，接收所述译码节点比特序列，以及根据所述至少一个译码节点比特序列生成译码码字比特序列。
[0013]在至少一个实施例中，所述主PDM还包括：第一输入存储单元，用于：从所述输入LLR分配器接收所述至少一个第一组LLR子集，以及存储所述至少一个第一组LLR子集；第一高层F
‑
G处理单元，用于：接收所述第一组LLR子集，对所述第一组LLR子集进行部分译码，以及生成所述第一组中间LLR结果；第一输出存储单元，用于存储所述译码节点比特序列中的至少一个序列；在至少一个实施例中，每个从PDM包括：第二输入存储单元，用于：从所述输入LLR分配器接收所述至少一个第二组LLR子集，以及存储所述至少一个第二组LLR子集；第二高层F
‑
G处理单元，用于：接收所述第二组LLR子集，对所述第二组LLR子集进行部分译码，以及生成所述第二组中间LLR结果；第二输出存储单元，用于存储所述译码节点比特序列中的至少另一个序列。
[0014]在一些实施例中，所述第一节点译码流水线还可以包括低层F
‑
G处理单元、专用译码单元和部分和(partial sum，PSUM)单元。
[0015]在一些实施例中，所述主PDM还可以包括第一调度器，所述第一调度器用于根据每个编码码字节点的码字节点长度和码字节点类型的值，将所述编码码字节点对应的指令序列发送给所述第一节点译码流水线和所述第一高层F
‑
G处理单元。
[0016]在一些实施例中，所述主PDM还可以包括第一程序存储单元，所述第一程序存储单元用于：接收并存储所述指令序列，以及将所述指令序列提供给所述第一调度器。
[0017]在任一实施例中，所述至少一个从PDM中的每个从PDM还可以包括第二节点译码流水线，所述第二节点译码流水线用于：从所述中间LLR结果组合器接收所述中间LLR结果序列的副本；对所述中间LLR结果序列进行译码，以生成与所述译码码字节点对应的所述译码节点比特序列的副本。
[0018]在至少一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种极化码译码器，其特征在于，所述极化码译码器包括：输入对数似然比LLR分配器，用于：接收与编码码字中的至少一个码字节点对应的信道LLR序列，以及生成多组LLR子集；包括第一节点译码流水线的主极化译码器模块PDM，其中，所述主PDM用于：从所述输入LLR分配器接收至少一个第一组LLR子集，以及对于每个编码码字节点，对所述至少一个第一组LLR子集中的一个子集进行部分译码，以生成第一组中间LLR结果；在所述第一节点译码流水线中对中间LLR结果序列进行译码，以生成与所述码字节点对应的译码节点比特序列；至少一个从PDM，其中，每个从PDM用于：从所述输入LLR分配器接收至少一个第二组LLR子集，以及对于每个编码码字节点，对所述至少一个第二组LLR子集中的一个子集进行部分译码，以生成第二组部分计算值；中间LLR结果组合器，用于：对于每个编码码字节点，从所述主PDM接收第一组中间LLR结果，从所述至少一个从PDM中的每个从PDM接收第二组中间LLR结果，生成所述中间LLR结果序列，以及将所述中间LLR结果序列发送给所述第一节点译码流水线；译码比特聚合器，用于：对于每个编码码字节点，接收所述译码节点比特序列，以及根据所述至少一个译码节点比特序列生成译码码字比特序列。2.根据权利要求1所述的极化码译码器，其特征在于，所述主PDM还包括：第一输入存储单元，用于：从所述输入LLR分配器接收所述至少一个第一组LLR子集，以及存储所述至少一个第一组LLR子集；第一高层F
‑
G处理单元，用于：接收所述第一组LLR子集，对所述第一组LLR子集进行部分译码，以及生成所述第一组中间LLR结果；第一输出存储单元，用于存储所述译码节点比特序列中的至少一个序列；每个从PDM包括：第二输入存储单元，用于：从所述输入LLR分配器接收所述至少一个第二组LLR子集，以及存储所述至少一个第二组LLR子集；第二高层F
‑
G处理单元，用于：接收所述第二组LLR子集，对所述第二组LLR子集进行部分译码，以及生成所述第二组中间LLR结果；第二输出存储单元，用于存储所述译码节点比特序列中的至少另一个序列。3.根据权利要求1或2所述的极化码译码器，其特征在于，所述第一节点译码流水线还包括低层F
‑
G处理单元、专用译码单元和部分和PSUM单元。4.根据权利要求1至3中任一项所述的极化码译码器，其特征在于，所述主PDM还包括第一调度器，所述第一调度器用于根据每个编码码字节点的码字节点长度和码字节点类型的值，将所述编码码字节点对应的指令序列发送给所述第一节点译码流水线和所述第一高层F
‑
G处理单元。5.根据权利要求4所述的极化码译码器，其特征在于，所述主PDM还包括第一程序存储单元，所述第一程序存储单元用于：接收并存储所述指令序列，以及将所述指令序列提供给所述第一调度器。
6.根据权利要求1至5中任一项所述的极化码译码器，其特征在于，所述至少一个从PDM中的每个从PDM还包括第二节点译码流水线，所述第二节点译码流水线用于：从所述中间LLR结果组合器接收所述中间LLR结果序列的副本；对所述中间LLR结果序列进行译码，以生成与所述译码码字节点对应的所述译码节点比特序列的副本。7.根据权利要求6所述的极化码译码器，其特征在于，所述第二节点译码流水线包括第二低层F
‑
G处理单元、第二专用译码单元和第二部分和PSUM单元。8.根据权利要求7所述的极化码译码器，其特征在于，所述主PDM还包括第一调度器，所述第一调度器用于控制所述第一节点译码流水线、所述第一高层F
‑
G处理单元、所述第二节点译码流水线和所述第二高层F
‑
G处理单元。9.根据权利要求7或8所述的极化码译码器，其特征在于，所述主PDM还包括第一调度器，所述第一调度器用于控制所述第一节点译码流水线和所述第一高层F
‑
G处理单元；所述至少一个从PDM中的每个从PDM还包括第二调度器，所述第二调度器用于控制所述第二节点译码流水线和所述第二高层F
‑
G处理单元，所述第二调度器与所述第一调度器同步。10.根据权利要求9所述的极化码译码器，其特征在于，所述主PDM还包括第一程序存储单元，所述第一程序存储单元用于：接收并存储指令序列，以及将所述指令序列发送给所述第一调度器；所述至少一个从PDM中的每个从PDM还包括第二程序存储单元，所述第二程序存储单元用于：接收并存储所述指令序列，以及将所述指令序列发送给所述第二调度器。11.根据权利要求1至10中任一项所述的极化码译码器，其特征在于，所述主PDM还包括第一部分和PSUM存储单元，所述第一PSUM存储单元用于存储根据所述至少一个译码节点比特序列...

【专利技术属性】
技术研发人员：路易斯菲利普，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：