一种基于PYNQ的脉冲神经网络芯片数据通信方法及系统技术方案

本发明专利技术涉及一种基于PYNQ的脉冲神经网络芯片数据通信方法及系统，分别设置上、下行FIFO处理过程并结合运用DMA存取模块，使用ZYNQ PS替代现有技术方案使用的上位机，提高系统便携性和产品供应稳定性，使用FIFO缓存器替代现有技术方案使用的BRAM，能够大幅节省脉冲神经网络芯片数据通信过程中的FPGA BRAM资源占用，且能够实现数据帧在FIFO缓存器中存入与取出同时进行，有效降低数据传输时间，实现较好的数据传输性能。较好的数据传输性能。较好的数据传输性能。

【技术实现步骤摘要】
一种基于PYNQ的脉冲神经网络芯片数据通信方法及系统


[0001]本专利技术涉及神经网络芯片及芯片数据通信
，尤其涉及一种基于PYNQ的脉冲神经网络芯片数据通信方法及系统。

技术介绍

[0002]脉冲神经网络(Spiking Neural Network，SNN)属于第三代人工神经网络，其模拟大脑工作模式，输入输出为稀疏离散脉冲，神经元对输入脉冲进行累积，当达到阈值时，进行脉冲发放。基于该机制，脉冲神经网络具有低功耗、低延时的优点。
[0003]为了更好的实现脉冲神经网络功能，通常会选择对应脉冲神经网络工作特点针对性构建专用的脉冲神经网络芯片，例如PAICORE芯片。在实际使用过程中，需要针对脉冲神经网络芯片与上位机之间的数据通信构建开发专用的数据通信系统，以实现上、下行数据的正常传输。
[0004]现有的脉冲神经网络芯片数据通信系统，例如PAICORE芯片的数据通信系统，通常使用通用PC或特定的模组系统(例如Nvidia jetson NX)作为主控模块，将数据帧发送至BRAM后再从BRAM取出所需数据帧发送至脉冲神经网本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于PYNQ的脉冲神经网络芯片数据通信方法，其特征在于，包括：S1、获取下行数据帧，主控模块将下行数据帧存储至DDR内存；S2、设置数据下行状态为开始状态，同时第一存取模块将下行数据帧从DDR内存发送至下行FIFO模块；S3、自下行FIFO模块读取下行数据帧，并将下行数据帧转换为目标格式数据；S4、将目标格式数据发送至脉冲神经网络芯片，发送结束后设置数据下行状态为结束状态，并设置数据上行状态为开始状态。2.如权利要求1所述的方法，其特征在于，所述方法还包括：S5、判断数据上行状态，当判断数据上行状态为开始状态，获取上行数据，将上行数据转换为输出帧，将输出帧存储至上行FIFO模块；S6、判断脉冲神经网络芯片的工作状态是否为推理结束，当判断推理结束时，设置数据上行状态为结束状态；S7、判断数据上行状态是否为结束状态，当判断数据上行状态为结束状态时，第一存取模块将上行FIFO模块中的输出帧存储至DDR内存；S8、主控模块从DDR内存中获取输出帧，并设置数据上行状态为空闲状态。3.如权利要求2所述的方法，其特征在于，所述主控模块包括ZYNQ PS；所述第一存取模块包括DMA存取模块。4.如权利要求2所述的方法，其特征在于，所述将下行数据帧转换为目标格式数据包括：将64bit的下行数据帧拆分为两个32bit数据获得目标格式数据。5.如...

【专利技术属性】
技术研发人员：曹健，王炫，王源，钟毅，陈光，
申请(专利权)人：北京大学，
类型：发明
国别省市：