【技术实现步骤摘要】
模数转换器电路
[0001]本公开涉及用于将预定的模拟信息数字化的模数(A/D)转换器电路。
技术介绍
[0002]日本专利申请公开第2018
‑
182561号公开了一种数字化装置,它是A/D转换器的示例,包括一对第一和第二脉冲延迟电路。第一脉冲延迟电路包括多个延迟单元,这些延迟单元以环状级联结构相互连接。类似地,第二脉冲延迟电路包括多个延迟单元,这些延迟单元以环状级联结构相互连接。第一脉冲延迟电路中包含的延迟单元的数量被设置为不同于第二脉冲延迟电路中包含的延迟单元的数量。
[0003]每个延迟单元包括各种门电路。
[0004]第一和第二脉冲延迟电路中的每一个中包括的多个延迟单元对应于多级延迟。
[0005]第一和第二脉冲延迟电路中的每一个中包括的每个延迟单元连接在正电源线和负电源线之间,并且作为数字化目标的模拟输入电压被配置为经由正电源线和负电源线跨每个延迟单元被供应。
[0006]该专利公开中公开的数字化装置被配置为使得输入到第一和第二脉冲延迟电路中的每一个的延迟单元之一 ...
【技术保护点】
【技术特征摘要】
1.一种用于将预定的模拟信息数字化的模数转换器电路,所述模数转换器电路包括:第一数字化单元,所述第一数字化单元包括:第一脉冲延迟电路,所述第一脉冲延迟电路包括串联连接的多个第一延迟单元,每个第一延迟单元被配置为使得具有电压的模拟信号输入到其中,所述第一脉冲延迟电路被配置为通过其传输第一脉冲信号,同时所述第一脉冲信号由每个第一延迟单元延迟,每个第一延迟单元的延迟时间取决于所述模拟信号的电压;以及第一输出单元,所述第一输出单元被配置为基于所述脉冲信号已经通过的所述第一脉冲延迟电路中的第一延迟单元的数量来输出第一数字数据值;第二数字化单元,所述第二数字化单元包括:第二脉冲延迟电路,所述第二脉冲延迟电路包括串联连接的多个第二延迟单元,每个第二延迟单元被配置为使得所述模拟信号输入到其中,所述第二脉冲延迟电路被配置为通过其传输第二脉冲信号,同时所述第二脉冲信号由每个第二延迟单元延迟,每个第二延迟单元的延迟时间取决于所述模拟信号的电压,所述多个第二延迟单元大于所述多个第一延迟单元;以及第二输出单元,所述第二输出单元被配置为基于所述脉冲信号已经通过的所述第二脉冲延迟电路中的第二延迟单元的数量来输出第二数字数据值;以及求和输出单元,所述求和输出单元被配置为计算从所述第一输出单元输出的所述第一数字数据值与从所述第二输出单元输出的所述第二数字数据值之和,以相应地获得计算出的和作为最终的数字数据值,其中:所述第一脉冲信号已经通过所述第一脉冲延迟电路中包括的所有延迟单元所需的时间被定义为第一周转时间;所述第二脉冲信号已经通过所述第二脉冲延迟电路中包括的所有延迟单元所需的时间被定义为第二周转时间;所述第一脉冲信号通过所述第一脉冲延迟电路中包括的任何延迟单元中所需的平均时间被定义为第一通过时间;所述第二脉冲信号通过所述第二脉冲延迟电路中包括的任何延迟单元所需的平均时间被定义为第二通过时间;并且用于所述第一脉冲延迟电路的所述第一通过时间和用于所述第二脉冲延迟电路的所述第二通过时间被设置为彼此不同,所述第一通过时间和所述第二通过时间之间的差异使得所述第一周转时间与所述第二周转时间之间的差异相比于对于所述第一通过时间和所述第二通过时间彼此相同的情况...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。