射频偏置电路制造技术

本公开的实施例提供了一种射频偏置电路，应用于射频电路技术领域。该射频偏置电路包括PTAT电路P1和工艺角补偿电路I3，PTAT电路P1和工艺角补偿电路I3共同构成了具有工艺角补偿功能的PTAT电路，工艺角补偿电路I3通过控制PTAT电路P1中的可调电阻R1补偿PTAT电路P1电流因工艺角的变化。以此方式，可以使得射频电路在带宽内获得相对稳定的增益。路在带宽内获得相对稳定的增益。路在带宽内获得相对稳定的增益。

【技术实现步骤摘要】
射频偏置电路


[0001]本公开涉及集成电路
，尤其涉及射频电路
，具体涉及一种射频偏置电路。

技术介绍

[0002]当前的射频偏置电路多采用的绝对温度成正比(proportional to absolute temperature，PTAT)电流源偏置电路，存在受工艺、温度、供电电压等影响，出现增益变化较大的问题，如PTAT电流偏置易受工艺角影响，并且利用PTAT电流产生的偏置在高温端无法完全补偿增益损失，也不具有增益级较多时的温度增益补偿作用，使得上述射频电路在带宽内无法获得相对稳定的增益。

技术实现思路

[0003]本公开提供了一种射频偏置电路。
[0004]根据本公开的第一方面，提供了一种射频偏置电路。该射频偏置电路包括PTAT电路P1和工艺角补偿电路I3；
[0005]其中，所述PTAT电路P1包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、运算放大器I1、晶体管Q1、晶体管Q2以及可调电阻R1；
[0006]所述晶体管M1的源级与电源端VDD连接，漏极与所述晶体管M2的源级连接，栅极与所述晶体管M4的栅极连接；所述晶体管M4的源级与电源端VDD连接，漏极与所述晶体管M3的源级连接；所述晶体管M2的漏极和所述晶体管M2栅极连接，栅极与所述晶体管M3的栅极连接；所述运算放大器I1的反相输入端与所述晶体管M2的漏极连接，同相输入端与所述晶体管M3的漏极连接，输出端与所述晶体管M1和所述晶体管M4的栅极连接；所述晶体管Q1的栅极与所述晶体管Q4的栅极连接，源级与所述晶体管M2的漏极连接，漏极接地；所述晶体管Q2的源级通过所述可调电阻R1与所述晶体管M3的漏极连接，漏极接地；所述可调电阻R1与所述工艺角补偿电路I3连接；所述工艺角补偿电路I3用于通过控制所述可调电阻R1补偿所述PTAT电路P1电流因工艺角的变化。
[0007]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述晶体管M1、所述晶体管M2、所述晶体管M3以及所述晶体管M4共同构成电流镜结构；所述电流镜结构为两级MOS管结构。
[0008]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述晶体管Q1和所述晶体管Q2为三极管；所述晶体管Q1、所述晶体管Q2以及所述电阻R1共同构成温度补偿结构。
[0009]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述射频偏置电路还包括高阶温度特性补偿电路P2和电流转电压电路P3；
[0010]所述高阶温度特性补偿电路P2的输入端分别与电源端VDD、以及所述晶体管M4和所述晶体管M3的栅极连接，输出端与所述电流转电压电路P3连接；
[0011]所述高阶温度特性补偿电路P2用于将所述PTAT电路P1产生的I
PTAT
进行平方高阶整形生成的I
sq
提供给所述电流转电压电路P3。
[0012]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述高阶温度特性补偿电路P2包括：
[0013]晶体管M5、晶体管M6、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20以及晶体管M21；
[0014]其中，所述晶体管M5的栅极与所述晶体管M4的栅极连接，源级与电源端VDD连接，漏极与所述晶体管M6的源级连接；所述晶体管M6的栅极与所述晶体管M3的栅极连接，漏极分别与所述晶体管M8的漏极、所述晶体管M15的栅极、以及所述晶体管M8和所述晶体管M9的栅极连接；所述晶体管M11的源级与电源端VDD连接，栅极和漏极与所述晶体管M10的源级连接；所述晶体管M10的漏极分别与所述晶体管M9的漏极、以及所述晶体管M10和所述晶体管M13的栅极连接；所述晶体管M12的源级与电源端VDD连接，漏极分别与所述晶体管M13的源级、所述晶体管M14的漏极、以及所述晶体管M12和所述晶体管M17的栅极连接；所述晶体管M13的漏极分别与所述晶体管M17的漏极和所述晶体管M15的漏极连接；所述晶体管M17的源级与电源端VDD连接，漏极分别与所述晶体管M15的漏极、所述晶体管M16的漏极、以及所述晶体管M16和所述晶体管M18的栅极连接；所述晶体管M19的源级与电源端VDD连接，漏极分别与所述晶体管M18的漏极、以及所述晶体管M19和所述晶体管M20的栅极连接；所述晶体管M20的源级与电源端VDD连接，漏极分别与所述晶体管M21的漏极和所述电流转电压电路P3连接；所述晶体管M21的栅极与所述电流转电压电路P3连接；所述晶体管M8、所述晶体管M9、所述晶体管M14、所述晶体管M15、所述晶体管M16、所述晶体管M18以及所述晶体管M21的源级接地。
[0015]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述晶体管M10、所述晶体管M11、所述晶体管M12以及所述晶体管M13共同构成跨导线性环结构。
[0016]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述跨导线性环结构中工作在饱和区的晶体管之间的驱动电压满足所述晶体管M10与所述晶体管M11的驱动电压之和等于所述晶体管M12与所述晶体管M13的驱动电压之和。
[0017]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述电流转电压电路P3包括：
[0018]晶体管M22、晶体管M23、电阻R2、电阻R3以及运算放大器I2；
[0019]其中，所述运算放大器I2的同相输入端与所述晶体管M23的漏极连接，并通过所述电阻R3与电源端VDD连接；反相输入端与所述晶体管M22的漏极连接，并通过所述电阻R2与电源端VDD连接；输出端与所述晶体管M23的栅极连接，输出端用于输出电压增益；所述晶体管M22的栅极与所述晶体管M21的栅极连接，源级与所述晶体管M23的源级连接，并接地。
[0020]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述射频偏置电路还包括带隙基准电流源电路I4；
[0021]所述带隙基准电流源电路I4用于产生所述运算放大器I1和所述运算放大器I2的偏置电流。
[0022]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述高阶温
度特性补偿电路P2还包括晶体管M7；
[0023]所述带隙基准电流源电路I4分别与所述晶体管M7的漏极和栅极、以及所述晶体管M14的栅极连接；所述晶体管M7的源级接地；
[0024]所述带隙基准电流源电路I4还用于产生和电源电压、温度无关的恒定电流I
BGR
，并给所述晶体管M7供电。
[0025]本申请实施例提供的一种射频偏置电路，包括PTAT电路P1和工艺角补偿电路I3；PTAT电路P1包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、运算放大器I1、晶体管Q1、晶体管Q2以及可调电阻R1；晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频偏置电路，其特征在于，包括PTAT电路P1和工艺角补偿电路I3；其中，所述PTAT电路P1包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、运算放大器I1、晶体管Q1、晶体管Q2以及可调电阻R1；所述晶体管M1的源级与电源端VDD连接，漏极与所述晶体管M2的源级连接，栅极与所述晶体管M4的栅极连接；所述晶体管M4的源级与电源端VDD连接，漏极与所述晶体管M3的源级连接；所述晶体管M2的漏极和所述晶体管M2栅极连接，栅极与所述晶体管M3的栅极连接；所述运算放大器I1的反相输入端与所述晶体管M2的漏极连接，同相输入端与所述晶体管M3的漏极连接，输出端与所述晶体管M1和所述晶体管M4的栅极连接；所述晶体管Q1的栅极与所述晶体管Q4的栅极连接，源级与所述晶体管M2的漏极连接，漏极接地；所述晶体管Q2的源级通过所述可调电阻R1与所述晶体管M3的漏极连接，漏极接地；所述可调电阻R1与所述工艺角补偿电路I3连接；所述工艺角补偿电路I3用于通过控制所述可调电阻R1补偿所述PTAT电路P1电流因工艺角的变化。2.根据权利要求1所述的射频偏置电路，其特征在于，所述晶体管M1、所述晶体管M2、所述晶体管M3以及所述晶体管M4共同构成电流镜结构；所述电流镜结构为两级MOS管结构。3.根据权利要求2所述的射频偏置电路，其特征在于，所述晶体管Q1和所述晶体管Q2为三极管；所述晶体管Q1、所述晶体管Q2以及所述电阻R1共同构成温度补偿结构。4.根据权利要求1所述的射频偏置电路，其特征在于，所述射频偏置电路还包括高阶温度特性补偿电路P2和电流转电压电路P3；所述高阶温度特性补偿电路P2的输入端分别与电源端VDD、以及所述晶体管M4和所述晶体管M3的栅极连接，输出端与所述电流转电压电路P3连接；所述高阶温度特性补偿电路P2用于将所述PTAT电路P1产生的I
PTAT
进行平方高阶整形生成的I
sq
提供给所述电流转电压电路P3。5.根据权利要求4所述的射频偏置电路，其特征在于，所述高阶温度特性补偿电路P2包括：晶体管M5、晶体管M6、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20以及晶体管M21；其中，所述晶体管M5的栅极与所述晶体管M4的栅极连接，源级与电源端VDD连接，漏极与所述晶体管M6的源级连接；所述晶体管M6的栅极与所述晶体管M3的栅极连接，漏极分别与所述晶体管M8的漏极、所述晶体管M15的栅极、以及所述晶体管M8和所述晶体管M9的栅极连接；所述晶体管M11的源级与电源端VDD连接，栅极和漏极与所述晶...

【专利技术属性】
技术研发人员：刘志哲，刘鹤，刘晓东，尹鸿杰，
申请(专利权)人：拓维电子科技上海有限公司，
类型：发明
国别省市：